公开(公告)号：CN108538847A

公开(公告)日：2018-09-14

申请号：CN201810373088.X

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种制造三维半导体存储装置的方法，所述方法包括：形成包括交替且重复地堆叠在基板上的牺牲层和绝缘层的多层结构；形成贯穿多层结构的开口，使得开口暴露基板；形成填充开口的下区域的下半导体层；在具有下半导体层的开口中形成竖直绝缘件和上半导体图案；将多层结构图案化以形成暴露基板的沟槽，使得沟槽与开口分隔开；去除被沟槽暴露的牺牲层以形成多个栅极区域；选择性地蚀刻被所述多个栅极区域中的至少最下方的栅极区域暴露的下半导体层，以形成具有凹进侧壁的下半导体图案；以及分别在所述多个栅极区域中形成栅极图案，其中，形成下半导体层的步骤包括将被开口暴露的基板用作种子来执行选择性外延生长工艺。

公开(公告)号：CN106449648A

公开(公告)日：2017-02-22

申请号：CN201610326106.X

申请日：2016-05-17

Applicant: 三星电子株式会社

Inventor： 金锺源 ,  林昇炫 ,  姜昌锡 ,  朴泳雨 ,  裵大勋 ,  殷东锡 ,  李宇城 ,  李载悳 ,  任宰佑 ,  崔韩梅

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 提供了具有虚设通道区的垂直存储装置。所述存储装置包括：均在与基底的上表面垂直的方向上延伸的多个通道区；与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层，每个栅电极层延伸不同的长度；以及与所述多个栅电极层的第一端相邻的多个虚设通道区，其中，基底包括形成在所述多个虚设通道区下方的基底绝缘层。

公开(公告)号：CN111261637B

公开(公告)日：2024-09-03

申请号：CN201910953065.0

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金廷奂 ,  金赞炯 ,  李宇城

IPC: H10B43/10 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 提供了一种垂直存储器件，所述垂直存储器件包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的所述上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。