-
公开(公告)号：CN116402098A
公开(公告)日：2023-07-07
申请号：CN202211731680.5
申请日：2022-12-30
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 公开了脉冲神经网络装置、非易失性存储器装置及其操作方法。所述脉冲神经网络装置包括：至少一个NAND单元串；串控制电路，被配置为响应于输入脉冲而生成用于导通串选择晶体管的串选择信号；字线解码器，被配置为响应于输入脉冲而生成用于选择多条字线中的字线的字线选择信号；多个感测电路，连接到所述位线，所述多个感测电路分别对应于所述多条字线，每个感测电路被配置为当相应的字线被选择时根据通过所述位线传输的电流来生成输出脉冲；多个开关晶体管，每个开关晶体管被配置为根据开关选择信号将所述多个感测电路中的一个连接到所述位线；以及开关解码器，被配置为与针对选择的字线的字线选择信号同步地生成开关选择信号。
-
公开(公告)号：CN115707254A
公开(公告)日：2023-02-17
申请号：CN202210693231.X
申请日：2022-06-17
Abstract: 一种磁性存储器件包括：导电线，所述导电线在第一方向上延伸；磁性隧道结结构，所述磁性隧道结结构位于所述导电线的第一表面上，所述磁性隧道结结构包括至少两个磁性图案和位于所述至少两个磁性图案之间的阻挡图案；以及磁性层，所述磁性层位于所述导电线的与所述第一表面相对的第二表面上。所述磁性层包括在与所述第二表面平行并与所述第一方向相交的方向上的磁化分量。
-
公开(公告)号：CN107731895B
公开(公告)日：2021-02-09
申请号：CN201710940681.3
申请日：2013-10-10
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L29/06 , H01L27/088 , H01L27/12 , H01L29/423 , H01L29/772 , H01L29/78 , H01L29/786 , H01L21/02 , H01L21/3065 , H01L21/8234
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。
-
公开(公告)号：CN103730502B
公开(公告)日：2018-02-27
申请号：CN201310470307.3
申请日：2013-10-10
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L21/823412 , B82Y99/00 , H01L21/02532 , H01L21/02647 , H01L21/3065 , H01L27/088 , H01L27/1222 , H01L29/0673 , H01L29/42392 , H01L29/772 , H01L29/7843 , H01L29/78651 , H01L29/78696 , Y10S977/762 , Y10S977/938
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。
-
Patent Agency Ranking
公开(公告)号：CN103730502A
公开(公告)日：2014-04-16
申请号：CN201310470307.3
申请日：2013-10-10
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L21/823412 , B82Y99/00 , H01L21/02532 , H01L21/02647 , H01L21/3065 , H01L27/088 , H01L27/1222 , H01L29/0673 , H01L29/42392 , H01L29/772 , H01L29/7843 , H01L29/78651 , H01L29/78696 , Y10S977/762 , Y10S977/938
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。
-
公开(公告)号：CN1534769A
公开(公告)日：2004-10-06
申请号：CN200410032000.6
申请日：2004-03-31
Applicant: 三星电子株式会社
IPC: H01L21/8247
CPC classification number: H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法，其中，在栅极下面形成一ONO电介质层，并且不论光刻极限如何，利用反向自对准过程，将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准，采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样，可以适当地调整在编程和擦试过程中，俘获的电荷的分散，从而改善SONOS的特性，本发明可以防止在编程和擦试操作后，随着时间变化电荷的再分布。
-
公开(公告)号：CN111312801A
公开(公告)日：2020-06-19
申请号：CN201910949506.X
申请日：2019-10-08
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L27/088 , B82Y40/00
Abstract: 提供了一种半导体装置。半导体装置包括在第一方向上延伸的栅极结构。半导体装置包括有源图案，其与栅极结构相交并具有在第一方向上的宽度和在第二方向上的高度。宽度小于高度。另外，半导体装置包括电连接到有源图案的源极/漏极区。
-
公开(公告)号：CN100583440C
公开(公告)日：2010-01-20
申请号：CN200610164636.5
申请日：2006-09-04
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/522 , H01L29/78 , H01L21/8242 , H01L21/768 , H01L21/336
CPC classification number: H01L27/10802 , H01L27/108 , H01L27/10844 , H01L27/10885 , H01L27/10891
Abstract: 本发明提供一种动态随机存取存储器(DRAM)，其具有双栅极垂直沟道晶体管。该器件包括柱形有源图案，该柱形有源图案包括与半导体衬底接触的源区、形成在该源区上方的漏区、以及形成在该源区和漏区之间的沟道区。该有源图案设置在单元阵列区中。在该有源图案上，位线布置为沿一方向连接该漏区。在该有源图案之间，字线布置地与该位线交叉。栅极绝缘膜置于该字线和有源图案之间。
-
公开(公告)号：CN100345284C
公开(公告)日：2007-10-24
申请号：CN200410032000.6
申请日：2004-03-31
Applicant: 三星电子株式会社
IPC: H01L21/8247
CPC classification number: H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法，其中，在栅极下面形成一ONO电介质层，并且不论光刻极限如何，利用反向自对准过程，将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准，采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样，可以适当地调整在编程和擦试过程中，俘获的电荷的分散，从而改善SONOS的特性，本发明可以防止在编程和擦试操作后，随着时间变化电荷的再分布。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
