用于缩短呼叫连接时间的方法及其电子装置

    公开(公告)号:CN112788694A

    公开(公告)日:2021-05-11

    申请号:CN202011217696.5

    申请日:2020-11-04

    Abstract: 提供了一种用于缩短呼叫连接时间的方法及其电子装置。一种连接到第一通信网络的电子装置可包括:通信模块,包括通信电路;处理器,可操作地连接到通信模块;存储器,可操作地连接到处理器,所述存储器可存储在被执行时使得处理器控制所述电子装置进行以下操作的指令:使用通信模块通过第一传输协议将请求呼叫连接的消息发送到外部电子装置;使用通信模块通过第一传输协议从所述外部电子装置接收针针对所述请求的临时响应消息;基于呼叫连接不被第一通信网络支持,使用通信模块连接到第二通信网络;使用所述通信模块通过第二传输协议将针对接收到的所述临时响应消息的响应消息发送到所述外部电子装置;使用连接的第二通信网络执行呼叫连接。

    非易失性存储器装置及其读方法

    公开(公告)号:CN106683702B

    公开(公告)日:2021-04-23

    申请号:CN201610984661.1

    申请日:2016-11-09

    Abstract: 本发明公开了一种非易失性存储器装置。该非易失性存储器装置包括:包括多个存储器单元的单元阵列、包括多个锁存集的页缓冲器和控制逻辑。页缓冲器通过位线连接至单元阵列。锁存集分别被构造为通过位线从存储器单元中的所选择的存储器单元中感测数据。锁存集分别被构造为执行多次读操作,以确定一个数据状态。锁存集分别被构造为存储读操作的结果。控制逻辑被构造为控制页缓冲器,以使得锁存集按次序分别存储读操作的结果,以将存储在锁存集中的数据彼此比较,以及基于比较结果选择锁存集中的一个锁存集。

    操作存储器设备的方法和执行该方法的存储器设备

    公开(公告)号:CN118280416A

    公开(公告)日:2024-07-02

    申请号:CN202311574590.4

    申请日:2023-11-22

    Abstract: 在一种操作存储器设备的方法中,通过将第一驱动电压施加到多条字线对存储器块执行第一操作。在完成第一操作之后,执行释放施加到所述多条字线的第一驱动电压的第一恢复操作。在完成第一恢复操作之后,通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作。在第一恢复操作中,将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中。在第二操作中,使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。

    用于缩短呼叫连接时间的方法及其电子装置

    公开(公告)号:CN112788694B

    公开(公告)日:2024-05-24

    申请号:CN202011217696.5

    申请日:2020-11-04

    Abstract: 提供了一种用于缩短呼叫连接时间的方法及其电子装置。一种连接到第一通信网络的电子装置可包括:通信模块,包括通信电路;处理器,可操作地连接到通信模块;存储器,可操作地连接到处理器,所述存储器可存储在被执行时使得处理器控制所述电子装置进行以下操作的指令:使用通信模块通过第一传输协议将请求呼叫连接的消息发送到外部电子装置;使用通信模块通过第一传输协议从所述外部电子装置接收针针对所述请求的临时响应消息;基于呼叫连接不被第一通信网络支持,使用通信模块连接到第二通信网络;使用所述通信模块通过第二传输协议将针对接收到的所述临时响应消息的响应消息发送到所述外部电子装置;使用连接的第二通信网络执行呼叫连接。

    显示驱动电路及其显示装置
    15.
    发明公开

    公开(公告)号:CN118015947A

    公开(公告)日:2024-05-10

    申请号:CN202311426891.2

    申请日:2023-10-31

    Abstract: 本公开涉及了显示驱动电路及其显示装置。该显示驱动电路包括被配置为输出图像数据和源极控制信号的时序控制器,被配置为根据源极控制信号、具有第一输出扩展时间的第一数据线通过激活多个第一数据线来输出图像数据的第一源极数据的第一源极驱动器电路,被配置为根据源极控制信号、具有第二输出扩展时间的第二数据线通过激活多个第二数据线来输出图像数据的第二源极数据的第二源极驱动器电路,以及被配置为根据源极控制信号、具有第三输出扩展时间的第三数据线通过激活多个第三数据线来输出图像数据的第三源极数据的第三源极驱动器电路,其中,第一输出扩展时间、第二输出扩展时间和第三输出扩展时间不重叠。

    非易失性存储器件
    16.
    发明授权

    公开(公告)号:CN107256719B

    公开(公告)日:2020-08-25

    申请号:CN201710232348.7

    申请日:2014-01-20

    Abstract: 提供一种非易失性存储器件,包括:内部电路;第一电压焊盘,被配置为向所述内部电路提供第一电压;第二电压焊盘,被配置为向所述内部电路提供第二电压,所述第二电压高于所述第一电压;和外部电源控制逻辑,包括第一电压检测器,被配置为连接到第一电压焊盘,并且基于第一电压的电压电平产生检测信号以在第二电压焊盘和内部电路之间切换;和第二电压检测器,被配置为基于第二电压的电压电平产生标志信号以保护内部电路。

    非易失性存储器装置和在其中编程的方法

    公开(公告)号:CN109961820A

    公开(公告)日:2019-07-02

    申请号:CN201811556056.X

    申请日:2018-12-19

    Abstract: 为了在非易失性存储器装置中编程,存储器块设有在竖直方向上布置的多个子块,其中存储器块包括多个单元串,每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括:基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。

    非易失性存储装置
    18.
    发明公开

    公开(公告)号:CN108399931A

    公开(公告)日:2018-08-14

    申请号:CN201711282951.2

    申请日:2017-12-07

    CPC classification number: G11C16/10 G11C16/0483 G11C16/08 G11C16/24

    Abstract: 提供了非易失性存储装置。所述非易失性存储装置包括:存储单元阵列,具有多个面;多个页缓冲器,布置为与多个面中的每个面对应;以及控制逻辑电路,被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间,其中,位线截止信号从第一电平改变为第二电平。

    非易失性存储器件
    19.
    发明公开

    公开(公告)号:CN107256719A

    公开(公告)日:2017-10-17

    申请号:CN201710232348.7

    申请日:2014-01-20

    Abstract: 提供一种非易失性存储器件,包括:内部电路;第一电压焊盘,被配置为向所述内部电路提供第一电压;第二电压焊盘,被配置为向所述内部电路提供第二电压,所述第二电压高于所述第一电压;和外部电源控制逻辑,包括第一电压检测器,被配置为连接到第一电压焊盘,并且基于第一电压的电压电平产生检测信号以在第二电压焊盘和内部电路之间切换;和第二电压检测器,被配置为基于第二电压的电压电平产生标志信号以保护内部电路。

Patent Agency Ranking