-
公开(公告)号：CN103680594B
公开(公告)日：2018-03-27
申请号：CN201310384656.3
申请日：2013-08-29
Applicant: 三星电子株式会社
IPC: G11C11/406
CPC classification number: G06F3/061 , G06F3/0604 , G06F3/0659 , G06F3/0676 , G06F3/068 , G06F13/1642 , G11C7/00 , G11C7/1048 , G11C11/4076 , Y02D10/14
Abstract: 存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。
-
公开(公告)号：CN106960412A
公开(公告)日：2017-07-18
申请号：CN201710013101.6
申请日：2017-01-09
Applicant: 三星电子株式会社
CPC classification number: G06F3/0635 , G06F3/0613 , G06F3/0631 , G06F3/0656 , G06F3/0683 , G06F13/1673 , G06T1/60 , G09G5/39 , G09G5/393 , G09G5/399 , G09G2352/00 , G09G2360/122 , G09G2360/18 , G06T1/20
Abstract: 一种包括多个缓冲区的存储器设备和驱动存储器的方法。一种包括多个缓冲区的存储器设备包括：存储器控制器，被配置为基于多写入操作命令获得存储器分配信息；存储器，被配置为基于存储器分配信息将相同的图形数据存储在所述多个缓冲区中的每一个缓冲区中。
-
公开(公告)号：CN117935876A
公开(公告)日：2024-04-26
申请号：CN202311241481.0
申请日：2023-09-25
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: G11C11/406 , G11C11/408
Abstract: 公开了一种半导体存储器装置及其刷新方法和半导体装置。该半导体存储器装置包括：存储器单元阵列，其包括多个存储器存储体；命令解码器，其被配置为对从外部源接收的每存储体刷新命令和剩余存储体刷新命令进行解码；以及刷新控制器，其被配置为控制所述存储器单元阵列执行每存储体刷新操作以用于刷新多个存储器存储体中的基于命令解码器的每存储体刷新命令的解码结果的一个存储器存储体，其中，刷新控制器被配置为在一个刷新循环期间响应于剩余存储体刷新命令执行剩余存储体刷新操作以用于刷新多个存储器存储体中的一个存储器存储体以外的剩余的存储器存储体。
-
公开(公告)号：CN113539324A
公开(公告)日：2021-10-22
申请号：CN202110426318.6
申请日：2021-04-20
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 一种存储器模块包括安装在电路板上的半导体存储器装置和安装在电路板上的控制装置。每个半导体存储器装置包括存储数据的存储器单元阵列。控制装置从外部装置接收命令和访问地址，并且将命令和访问地址提供至半导体存储器装置。每个半导体存储器装置响应于通电信号或复位信号执行地址交换操作，以随机地交换访问地址的一部分比特，以产生交换后的地址，并且响应于访问地址启用存储器单元阵列中的字线中的对应的目标字线，使得半导体存储器装置中的两个或更多个启用不同的目标字线。
-
公开(公告)号：CN110910928A
公开(公告)日：2020-03-24
申请号：CN201910857211.X
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 公开一种存储器模块。一种存储器模块包括：多个存储器器件，均包括存储器单元阵列；以及寄存器时钟驱动器，连接到存储器器件。寄存器时钟驱动器检测与存储器单元阵列的字线对应的行地址之中的行锤击地址，将从存储器控制器接收的用于刷新存储器单元阵列的多个刷新命令之中的刷新命令转换为行锤击刷新命令，并将行锤击刷新命令和行锤击地址发送到所述多个存储器器件中的每个。
-
Patent Agency Ranking
公开(公告)号：CN110675904A
公开(公告)日：2020-01-10
申请号：CN201910417613.8
申请日：2019-05-20
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: G11C11/4094
Abstract: 包括连接到多个字线的多个存储器单元的存储器设备的操作方法，该操作方法包括：从外部设备接收第一激活命令，在接收第一激活命令之后从外部设备接收至少一个操作命令，在接收至少一个操作命令之后接收预充电命令，并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时，在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时，在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。
-
公开(公告)号：CN1825591A
公开(公告)日：2006-08-30
申请号：CN200610005014.8
申请日：2006-01-18
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108
CPC classification number: H01L27/0207 , H01L27/105 , H01L27/10897 , H01L27/11898
Abstract: 本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器。
-
公开(公告)号：CN110415755B
公开(公告)日：2023-05-16
申请号：CN201811626581.4
申请日：2018-12-28
Applicant: 三星电子株式会社
Abstract: DRAM器件包括第一端子、第二端子、第三端子、控制信号发生器、CRC单元、行解码器、列解码器和存储器单元阵列。控制信号发生器生成控制信号。CRC单元执行以下操作：对第一数据组执行第一CRC逻辑操作，第一数据组包括通过输入n位第一数据q次而生成的qn位第一数据；生成第一CRC结果信号；对第二数据组执行第二CRC逻辑操作；第二数据组包括通过输入n位第二数据q次而生成的qn位第二数据；生成第二CRC结果信号；以及基于第一CRC结果信号和第二CRC结果信号生成错误信号。响应于所述控制信号基于所述第二CRC结果信号生成所述错误信号，而不管所述第一CRC结果信号如何。
-
公开(公告)号：CN111089534B
公开(公告)日：2023-04-18
申请号：CN201910648736.2
申请日：2019-07-18
Applicant: 三星电子株式会社
Abstract: 公开了集成电路装置和高带宽存储器装置。集成电路装置包括：多个翘曲检测传感器，分别位于多个不同位置处并串联电连接。多个翘曲检测传感器中的每个被配置为生成具有基于电阻的时间段的时钟信号，并且被配置为响应于时钟信号通过执行计数操作来生成数字数据，所述电阻基于对应位置处的压力而变化。
-
公开(公告)号：CN108231711B
公开(公告)日：2023-04-18
申请号：CN201711326167.7
申请日：2017-12-13
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: H01L23/367 , H01L25/065
Abstract: 本公开提供了半导体存储器件以及具有其的芯片堆叠封装。一种半导体存储器件包括：集成电路(IC)芯片结构，其中IC芯片结构包括基板、设置在基板中的存储单元以及设置在基板中的局部阱，其中局部阱的导电类型不同于基板的导电类型；布线堆叠结构，设置在IC芯片结构上，其中布线堆叠结构包括通过信号互连器连接到存储单元的信号传送图案以及通过热互连器连接到局部阱的散热图案；以及热传递结构，连接到散热图案用于将热从热源传递到散热图案。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.047 seconds)
