-
公开(公告)号：CN100401269C
公开(公告)日：2008-07-09
申请号：CN200510073878.9
申请日：2005-05-26
Applicant: 三星电子株式会社
Inventor： 孙宁洙
CPC classification number: H03L7/0814 , H04L7/0087 , H04L7/0331 , H04L25/03057
Abstract: 在判定反馈平衡(DFE)输入缓冲器中，完全补偿诸如符号间干扰(ISI)所造成的误差的时序与电压误差。施加补偿了可能在一定范围的运行条件下生成的时序误差TE或电压误差VE的可变平衡系数。通过这种方式，达到了精确的补偿，从而允许更高的信号可靠性及更高的电路间传送速率。判定反馈平衡(DFE)输入缓冲器包含平衡器，用来响应于可变平衡控制信号放大输入信号与过采样信号之间的电压电平差异，且生成放大输出信号。采样单元响应于采样时钟信号对放大输出信号采样以生成过采样信号。相位检测器响应于过采样信号的相位生成用于控制采样时钟信号的激活的时序的时序控制信号。平衡控制器响应于时序控制信号修改可变平衡控制信号。
-
公开(公告)号：CN1716214A
公开(公告)日：2006-01-04
申请号：CN200510073878.9
申请日：2005-05-26
Applicant: 三星电子株式会社
Inventor： 孙宁洙
CPC classification number: H03L7/0814 , H04L7/0087 , H04L7/0331 , H04L25/03057
Abstract: 在判定反馈平衡(DFE)输入缓冲器中，完全补偿诸如符号间干扰(ISI)所造成的误差的时序与电压误差。施加补偿了可能在一定范围的运行条件下生成的时序误差TE或电压误差VE的可变平衡系数。通过这种方式，达到了精确的补偿，从而允许更高的信号可靠性及更高的电路间传送速率。判定反馈平衡(DFE)输入缓冲器包含平衡器，用来响应于可变平衡控制信号放大输入信号与过采样信号之间的电压电平差异，且生成放大输出信号。采样单元响应于采样时钟信号对放大输出信号采样以生成过采样信号。相位检测器响应于过采样信号的相位生成用于控制采样时钟信号的激活的时序的时序控制信号。平衡控制器响应于时序控制信号修改可变平衡控制信号。
-
公开(公告)号：CN110310681B
公开(公告)日：2023-09-08
申请号：CN201910202222.4
申请日：2019-03-18
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种存储装置、一种操作存储装置的方法、一种存储控制器和一种操作存储控制器的方法。操作布置在多区块存储设备的不同区块中并共享信号线的存储装置的方法包括：在多区块存储设备中包括的所有存储装置中，接收信号线的片内终结(ODT)状态信息。所述方法还包括：在多区块存储设备中的每个存储装置中，将信号线的ODT状态信息存储在模式寄存器中。所述方法还包括：在多区块存储设备的每个存储装置中，基于存储在模式寄存器中的信号线的ODT状态信息产生控制信号。所述方法还包括：在多区块存储设备的每个存储装置中，响应于控制信号而改变信号线的ODT设置。
-
Patent Agency Ranking
公开(公告)号：CN110534140A
公开(公告)日：2019-12-03
申请号：CN201910339068.5
申请日：2019-04-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了一种存储器装置、存储器系统和存储器装置的操作方法。一种存储器装置包括：驱动器，驱动与外部装置连接的数据线；内部ZQ管理器，产生内部ZQ开始信号；选择器，基于ZQ模式选择内部ZQ开始信号和来自外部装置的ZQ开始命令中的一个；ZQ校准引擎，通过响应于选择器的选择结果执行ZQ校准来产生ZQ码；以及ZQ码寄存器，响应于来自外部装置的ZQ锁存命令将ZQ码加载到驱动器上。
-
公开(公告)号：CN110310681A
公开(公告)日：2019-10-08
申请号：CN201910202222.4
申请日：2019-03-18
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种存储装置、一种操作存储装置的方法、一种存储控制器和一种操作存储控制器的方法。操作布置在多区块存储设备的不同区块中并共享信号线的存储装置的方法包括：在多区块存储设备中包括的所有存储装置中，接收信号线的片内终结(ODT)状态信息。所述方法还包括：在多区块存储设备中的每个存储装置中，将信号线的ODT状态信息存储在模式寄存器中。所述方法还包括：在多区块存储设备的每个存储装置中，基于存储在模式寄存器中的信号线的ODT状态信息产生控制信号。所述方法还包括：在多区块存储设备的每个存储装置中，响应于控制信号而改变信号线的ODT设置。
-
公开(公告)号：CN102270504B
公开(公告)日：2016-08-31
申请号：CN201110141841.0
申请日：2011-05-30
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/702 , G11C7/10 , H01L22/22 , H01L25/0657 , H01L25/18 , H01L2224/16 , H01L2225/06541
Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。
-
公开(公告)号：CN103632729A
公开(公告)日：2014-03-12
申请号：CN201310375803.0
申请日：2013-08-26
Applicant: 三星电子株式会社
IPC: G11C29/24
Abstract: 在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入／输出节点之间的数据路径。
-
公开(公告)号：CN102270504A
公开(公告)日：2011-12-07
申请号：CN201110141841.0
申请日：2011-05-30
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/702 , G11C7/10 , H01L22/22 , H01L25/0657 , H01L25/18 , H01L2224/16 , H01L2225/06541
Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.025 seconds)
