-
公开(公告)号：CN101719500B
公开(公告)日：2011-09-21
申请号：CN200910199722.3
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/10 , H01L29/423 , H01L29/16
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101710584B
公开(公告)日：2011-05-11
申请号：CN200910199723.8
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/16 , H01L29/06 , H01L29/10
CPC classification number: H01L21/845 , H01L21/823807 , H01L21/823821 , H01L27/1211 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。
-
公开(公告)号：CN101958238A
公开(公告)日：2011-01-26
申请号：CN201010223192.4
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/02 , H01L21/20 , H01L21/306
Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。
-
公开(公告)号：CN101710585A
公开(公告)日：2010-05-19
申请号：CN200910199725.7
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L27/1203 , H01L29/42392
Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
公开(公告)号：CN101710584A
公开(公告)日：2010-05-19
申请号：CN200910199723.8
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/16 , H01L29/06 , H01L29/10
CPC classification number: H01L21/845 , H01L21/823807 , H01L21/823821 , H01L27/1211 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。
-
Patent Agency Ranking
公开(公告)号：CN119545903A
公开(公告)日：2025-02-28
申请号：CN202411461389.X
申请日：2024-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种绝缘体上硅结构的制备方法，包括如下步骤：(1)提供两片衬底，分别为第一衬底和第二衬底；(2)对第一衬底进行电化学腐蚀，改变工艺参数，形成由第一多孔硅层和第二多孔硅层组成的双层多孔硅结构；(3)对第一衬底进行高温热处理；(4)在第一多孔硅层上外延过渡层；(5)在过渡层上外延器件层；(6)在器件层上进行热氧化形成埋氧层；(7)将第一衬底与第二衬底进行键合，并分离形成绝缘体上硅衬底和单晶硅衬底；(8)将绝缘体上硅衬底利用第一腐蚀剂去除双层多孔硅结构，利用第二腐蚀剂去除过渡层，形成绝缘体上硅结构。本发明绝缘体上硅结构的制备方法使得在多孔硅层处进行剥离时能够达到与离子注入相近的效果。
-
公开(公告)号：CN113282878B
公开(公告)日：2025-01-24
申请号：CN202110390415.4
申请日：2021-04-12
Applicant: 上海新昇半导体科技有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请公开了一种确定单晶炉引晶温度的方法及直拉法制备单晶硅的方法。所述方法包括：引晶前测量所述单晶炉内用于引晶的熔体的温度，并得到温度‑时间曲线；对所述温度‑时间曲线进行傅里叶分析，得到频率‑振幅曲线；根据所述温度‑时间曲线判断熔体温度无剧烈变化之后，再以引晶温度稳定的频率‑振幅曲线作为标准参考曲线，将得到的所述频率‑振幅曲线与标准参考曲线进行比较，以判断引晶温度是否稳定。本申请所述方法通过傅里叶分析辅助及时间‑温度曲线，提高了引晶温度稳定性判断的准确率，降低了因误判引晶温度而导致的断线率。
-
公开(公告)号：CN113078052B
公开(公告)日：2024-06-18
申请号：CN202110321724.6
申请日：2021-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/28 , H01L21/285 , H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种晶体管结构及其制备方法，该方法包括：提供一基底；形成石墨烯层于基底的上表面；形成源漏电极层及栅极结构于石墨烯层的上表面；形成支撑层；将由源漏电极层、栅极结构及支撑层组成的复合结构从石墨烯层表面机械剥离；将复合结构转移至目标衬底；去除支撑层，并使源漏电极层及栅极结构留在目标衬底的表面。本发明通过在石墨烯上沉积电极层及栅介质层，利用石墨烯与电极层、栅介质层间较弱的范德华接触易于剥离的特点，实现晶体管结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了晶体管结构的可应用范围，减少了晶体管结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低制作成本。
-
公开(公告)号：CN118173590A
公开(公告)日：2024-06-11
申请号：CN202410190671.2
申请日：2024-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/739 , H01L29/06 , H01L29/423 , H01L21/28 , H01L21/331
Abstract: 本发明涉及一种绝缘栅双极晶体管及其制备方法，由上至下包括：顶层硅层(1)、宽禁带半导体层(8)、N+型缓冲层(9)、集电区(10)和集电区电极(11)。本发明采用宽禁带半导体晶圆与硅晶圆键合的晶圆，然后在硅上制作沟槽型绝缘栅双极晶体管，可以有效地减轻由宽禁带半导体如碳化硅工艺引起的问题。同时，这种方法还保留了宽禁带半导体的优点，如高电子迁移率和高耐压性，沟槽型栅极结构降低了器件的正向导通电压，电流密度提高，从而提高器件的性能，具有良好的市场应用前景。
-
公开(公告)号：CN113078053B
公开(公告)日：2024-02-27
申请号：CN202110331144.5
申请日：2021-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/28 , H01L29/423
Abstract: 本发明提供一种顶栅结构的制备方法及半导体结构，该制备方法包括以下步骤：提供一基底，并依次形成石墨烯层、栅介质层、至少一栅电极层及支撑层；将由栅介质层、栅电极层及支撑层组成的叠层结构从石墨烯层表面机械剥离；将叠层结构转移至目标衬底，栅介质层与目标衬底的表面接触；去除支撑层，并使由栅介质层及栅电极层组成的顶栅结构留在目标衬底的表面。本发明通过在石墨烯上制作顶栅结构，利用石墨烯与栅介质材料间较弱的范德华接触易于剥离的特点，实现任意顶栅结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了顶栅结构的可应用范围，减少了顶栅结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低顶栅结构的制作成本。
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.043 seconds)
