-
公开(公告)号:CN102176034A
公开(公告)日:2011-09-07
申请号:CN201110055810.3
申请日:2011-03-09
Applicant: 东南大学
Abstract: 本发明公开了一种GPS接收机卫星失锁判决方法,属于卫星功率判断领域。该方法分别对载波跟踪环与码跟踪环的稳定性进行检测:载波跟踪环检测是将所取时间间隔内的多普勒频率差值与载波环判断阈值进行比较,从而判断该环路的稳定状态;码跟踪环检测是将得到的超前码、即时码与滞后码能量进行排序比较,并根据相应的状态标志与既定阈值的大小来判断该环路的稳定状态。本发明将载波跟踪环路与码跟踪环路的稳定判决条件进行结合,从而快速准确地对当前跟踪卫星是否失锁做出判断。
-
公开(公告)号:CN101520672B
公开(公告)日:2011-02-09
申请号:CN200910030397.8
申请日:2009-03-20
Applicant: 东南大学
Abstract: 本发明公开了一种用于SATA的全数字扩频时钟发生器,属于扩频时钟领域。其结构包括相数转换器、数字环路滤波器、数控振荡器、多模分频器、Δ-∑调制器和地址产生电路,相数转换器包括鉴频/鉴相器和时数转换器,多模分频器包括S计数器、P计数器和4/5预分频器。本发明用于串行ATA发送器的1.5GHz全数字低抖动扩频时钟发生器是基于分频器调制方式进行设计,采用Δ-∑调制器改变全数字锁相环的反馈分频系数,达到对输出时钟的扩频调制,从而获得5000ppm的扩频时钟。本发明易于实现,面积小,与数字基带易于集成,对电源电压波动不敏感。
-
公开(公告)号:CN101714405A
公开(公告)日:2010-05-26
申请号:CN200910213433.4
申请日:2009-11-06
Applicant: 东南大学
IPC: G11C11/40
Abstract: 一种限漏流的高鲁棒亚阈值存储单元电路,设有包括两个PMOS管P1及P2,十个NMOS管N1~N10,共12个晶体管,其中,P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器,两个反相器交叉耦合连接,关断管N1、N2用来连接两个反相器到电源的通路,反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压;N9和N10是存储单元的匹配晶体管,N9的源、漏端中任一端连接第一反相器的输出端,其另一端连接位线;NMOS管N10的源、漏端中任一端连接第二反相器的输出端,其另一端连接位线非;N9、N10的栅端分别连接字线。
-
公开(公告)号:CN101714401A
公开(公告)日:2010-05-26
申请号:CN200910213431.5
申请日:2009-11-06
Applicant: 东南大学
IPC: G11C7/12
Abstract: 一种用以增强存储单元阵列容量和密度的亚阈值敏感放大电路,设有五个PMOS管P1~P5及六个NMOS管N1~N6,PMOS管P1源端接电源,漏端与P4、P5的源端相连,PMOS管P2源端接电源,漏端与P4的栅端、NMOS管N1的漏端连接于位线BL,PMOS管P3源端接电源,漏端与P5的栅端、NMOS管N2的漏端连接于位线非NBL,NMOS管N3的栅端、N4的栅端与P1的栅端连接于敏感放大器使能信号pre,NMOS管N3的源端、N4的源端与地连接,NMOS管N1的源端及N2的源端与地连接,NMOS管N5的源端及N6的源端与地连接,PMOS管P2栅端、P4的漏端、与NMOS管N3的漏端、N1的栅端、N5的漏端、N6的栅端连接,PMOS管P3栅端、P5的漏端、与NMOS管N4的漏端、N2的栅端、N5的栅端、N6的漏端连接。
-
公开(公告)号:CN101625891A
公开(公告)日:2010-01-13
申请号:CN200910183605.8
申请日:2009-08-12
Applicant: 东南大学
IPC: G11C11/40
Abstract: 一种高密度、高鲁棒性的亚阈值存储单元电路,设有两个PMOS管P1、P2及五个NMOS管N1~N5,两个PMOS管及NMOS管N3、N4、N5的各体端均与本晶体管的栅端连接;NMOS管N1、N2的体端接地;NMOS管N1与PMOS管P1和NMOS管N2与PMOS管P2分别组成两个反相器,两个反相器之间通过关断NMOS管N5将两个反相器连接成交叉耦合,N1、P1反相器的输出端直接连接到N2、P2反相器的输入端,N2、P2反相器的输出端经由关断NMOS管N5连接到N1与P1反相器的输入端;NMOS管N3连接N1、P1反相器的与写位线,NMOS管N4连接N2、P2反相器的与写位线的非和读字线。
-
公开(公告)号:CN101605258A
公开(公告)日:2009-12-16
申请号:CN200910031328.9
申请日:2009-05-08
Applicant: 东南大学
Abstract: 一种加速视频解码的方法,系采用软、硬件协同解码的方式,首先使用软件解码程序进行MPEG4解码并统计各个模块占用CPU的资源,通过对解码算法和统计结果的分析,将MPEG4解码中运算比较集中、耗费CPU资源比较多、有通用性的部分,包括反离散余弦变换(IDCT)、可变长解码(VLC)、帧间块的反扫描、反量化和运动补偿改由用硬件模块完成并与设置的控制逻辑模块、下属模块(slave)、主模块(master)以及两块存储空间,以上硬件模块共同构成硬件加速器,使用性能较低的处理器(如ARM7TDMI)+硬件加速器,可完成至少CIF(352x288)分辨率视频文件的实时解码。
-
公开(公告)号:CN101526598A
公开(公告)日:2009-09-09
申请号:CN200910029624.5
申请日:2009-04-08
Applicant: 东南大学
IPC: G01S1/02
Abstract: 一种GPS快速热启动方法,接收机热启动开机后,利用本地实时时钟单元RTC(Real Time Clock)的辅助,捕获状态时,进行扩频码-载波频率的二维捕获,将本地C/A码与接收到的码流基本对齐,偏差在0.5码片以内,载波频率与接收到的载波频率相差不超过100Hz,一旦捕获到信号后,即进行比特同步,以发现20ms的电文比特边界,一旦完成,将进入跟踪状态,使得本地扩频码发生器和本地载波发生器实时“跟踪”接收到的GPS码信号和载波信号,完成首次的快速定位,不必等待完成基带子帧同步过程,直接进入定位解算环节,计算卫星在轨位置和伪距,通过最小二乘法解算接收机位置,完成快速定位。本方法还通过热启动失效检测机制来保证该方法的有效性。
-
公开(公告)号:CN100428161C
公开(公告)日:2008-10-22
申请号:CN200710022370.5
申请日:2007-05-15
Applicant: 东南大学
IPC: G06F9/445
Abstract: 嵌入式微处理器的存储子系统内存自动布局方法是一种应用于系统芯片设计中的嵌入式微处理器的存储子系统内存自动布局方法,其步骤如下:将外部ARMCC工具链生成的二进制目标程序放入片外同步动态随机存储器中运行,得到运行过程中嵌入式微处理器的访问记录;根据链接信息和前一步骤生成的访问记录,把所述的二进制目标程序划分成一系列数据节点和指令节点,并生成表示节点间优先级关系的关系矩阵;按照优先级高低选择放入片上静态随机存储器上运行的节点,得到选中节点列表;根据所述的选中节点列表,得到新的二进制目标程序;将新的二进制目标程序中和所述选中节点列表中的节点对应的部分放入片上静态随机存储器中运行。
-
公开(公告)号:CN100419913C
公开(公告)日:2008-09-17
申请号:CN200410065237.4
申请日:2004-11-03
Applicant: 东南大学
IPC: G11C11/413
Abstract: 低位线摆幅的低功耗静态随机存储器是一种高性能存储器的设计,该存储器包括基于电荷共享的预充电电路、存储体单元、行解码器、列解码器、选择器、读写控制电路、灵敏放大器、输入处理电路;其中,基于电荷共享的预充电电路的“位线”端分别接选择器的“双向端口”,行解码器与“字线”柑接,在每对两相邻的“位线”上分别接有一个存储体单元,存储体单元的“字线”端接在“字线”上;列解码器输出端分别接选择器的“使能信号”端;读写控制电路的输入端接读写信号,输出端中的“放大器使能信号”接灵敏放大器,输出端中的“写使能信号”接输入处理电路;输入处理电路、的输出端分别接灵敏放大器以及选择器的输入端。
-
公开(公告)号:CN101051276A
公开(公告)日:2007-10-10
申请号:CN200710022370.5
申请日:2007-05-15
Applicant: 东南大学
IPC: G06F9/445
Abstract: 嵌入式微处理器的存储子系统内存自动布局方法是一种应用于系统芯片设计中的嵌入式微处理器的存储子系统内存自动布局方法,其步骤如下:将外部ARMCC工具链生成的二进制目标程序放入片外同步动态随机存储器中运行,得到运行过程中嵌入式微处理器的访问记录;根据链接信息和前一步骤生成的访问记录,把所述的二进制目标程序划分成一系列数据节点和指令节点,并生成表示节点间优先级关系的关系矩阵;按照优先级高低选择放入片上静态随机存储器上运行的节点,得到选中节点列表;根据所述的选中节点列表,得到新的二进制目标程序;将新的二进制目标程序中和所述选中节点列表中的节点对应的部分放入片上静态随机存储器中运行。
-
-
-
-
-
-
-
-
-