公开(公告)号：CN101714405B

公开(公告)日：2012-06-27

申请号：CN200910213433.4

申请日：2009-11-06

Applicant: 东南大学

Inventor： 柏娜 ,  陈鑫 ,  邓小莺 ,  杨军 ,  时龙兴

IPC: G11C11/40

Abstract: 一种限漏流的高鲁棒亚阈值存储单元电路，设有包括两个PMOS管P1及P2，十个NMOS管N1～N10，共12个晶体管，其中，P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器，两个反相器交叉耦合连接，关断管N1、N2用来连接两个反相器到电源的通路，反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压；N9和N10是存储单元的匹配晶体管，N9的源、漏端中任一端连接第一反相器的输出端，其另一端连接位线；NMOS管N10的源、漏端中任一端连接第二反相器的输出端，其另一端连接位线的非；N9、N10的栅端分别连接字线。

公开(公告)号：CN101714405A

公开(公告)日：2010-05-26

申请号：CN200910213433.4

申请日：2009-11-06

Applicant: 东南大学

Inventor： 柏娜 ,  陈鑫 ,  邓小莺 ,  杨军 ,  时龙兴

IPC: G11C11/40

Abstract: 一种限漏流的高鲁棒亚阈值存储单元电路，设有包括两个PMOS管P1及P2，十个NMOS管N1～N10，共12个晶体管，其中，P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器，两个反相器交叉耦合连接，关断管N1、N2用来连接两个反相器到电源的通路，反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压；N9和N10是存储单元的匹配晶体管，N9的源、漏端中任一端连接第一反相器的输出端，其另一端连接位线；NMOS管N10的源、漏端中任一端连接第二反相器的输出端，其另一端连接位线非；N9、N10的栅端分别连接字线。

公开(公告)号：CN101699561A

公开(公告)日：2010-04-28

申请号：CN200910213432.X

申请日：2009-11-06

Applicant: 东南大学

Inventor： 柏娜 ,  邓小莺 ,  陈鑫 ,  杨军 ,  时龙兴

IPC: G11C7/12

Abstract: 一种用于亚阈值存储单元阵列的位线漏电流补偿电路，设置第一、第二两补偿晶体管的源端均连接电源电压，栅端与各自的体端连接并分别与第一、第二屏蔽传输门的输入端连接作为位线端及位线的非端，第一、第二两补偿晶体管的漏端分别连接第一、第二屏蔽传输门的输出端并分别同时连接第一、第二逻辑存储电容后接地；第一、第二屏蔽传输门中各自PMOS管的体端与栅端相连，分别作为各自屏蔽传输门的控制端，第一、第二屏蔽传输门中各自NMOS管的体端与栅端相连，分别作为各自屏蔽传输门的互补控制端，第一、第二屏蔽传输门中各自的PMOS管的源端与NMOS管的漏端相连至各自的输入端，PMOS管的漏端与NMOS管的源端相连至各自的输出端，第一、第二预充平衡晶体管的源端均连接电源电压，漏端分别与位线及位线的非端连接；第三预充平衡晶体管的源漏端分别接位线和位线的非端；第一、第二、第三3个预充平衡晶体管的栅端连接在一起并连接到预充平衡信号。

公开(公告)号：CN101699561B

公开(公告)日：2012-09-05

申请号：CN200910213432.X

申请日：2009-11-06

Applicant: 东南大学

Inventor： 柏娜 ,  邓小莺 ,  陈鑫 ,  杨军 ,  时龙兴

IPC: G11C7/12

Abstract: 一种用于亚阈值存储单元阵列的位线漏电流补偿电路，设置第一、第二两补偿晶体管的源端均连接电源电压，栅端与各自的体端连接并分别与第一、第二屏蔽传输门的输入端连接作为位线端及位线的非端，第一、第二两补偿晶体管的漏端分别连接第一、第二屏蔽传输门的输出端并分别同时连接第一、第二逻辑存储电容后接地；第一、第二屏蔽传输门中各自PMOS管的体端与栅端相连，分别作为各自屏蔽传输门的控制端，第一、第二屏蔽传输门中各自NMOS管的体端与栅端相连，分别作为各自屏蔽传输门的互补控制端，第一、第二屏蔽传输门中各自的PMOS管的源端与NMOS管的漏端相连至各自的输入端，PMOS管的漏端与NMOS管的源端相连至各自的输出端，第一、第二预充平衡晶体管的源端均连接电源电压，漏端分别与位线及位线的非端连接；第三预充平衡晶体管的源漏端分别接位线和位线的非端；第一、第二、第三3个预充平衡晶体管的栅端连接在一起并连接到预充平衡信号。