-
公开(公告)号：CN101950190B
公开(公告)日：2012-10-03
申请号：CN201010225702.1
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/10
Abstract: 本发明提供一种用于升压电路中的N阱电位控制电路，其包括：采用MOS管和电流源构成且用于比较升压电路接入的输入电源Vin和输出的电压Vout的比较电路；分别接入输入电源Vin和电压Vout且输出互连以便与升压电路中的N阱连接的输入电源选择管和输出电压选择管；连接在所述比较电路输出端以便在输入电源选择管导通时能向所述输出电压选择管提供不低于Vout的关断信号的第一控制电路；以及与所述比较电路输出端及升压电路的输出端以便在输出电压选择管导通时能向所述输入电源选择管提供不低于Vin的关断信号的第二控制电路，由此可在输入电源电压低于升压电路的输出电压时，完全关闭输入电源选择管，进而有效降低功耗，增加电路的稳定性，并减小芯片面积。
-
公开(公告)号：CN101976578A
公开(公告)日：2011-02-16
申请号：CN201010501678.X
申请日：2010-10-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C16/26
Abstract: 本发明提供一种相变存储单元的数据读出电路及读出方法，所述电路至少包括：读电流供应电路、判决管、偏置电压产生电路、预充电电路、比较电路、放电电路等，先由预充电电路对待读的相变存储单元的位线预充电，在停止充电后，判决管会因待读的相变存储单元的阻值的不同而进入导通或截止状态，再由比较电路将判决管在导通或截止时输出的电压和预设参考电压进行比较，由此输出和待读的相变存储单元的阻值相应的电位，并在比较电路输出相应电位后，放电电路将位线上残余电荷泄放，从而完成数据的读取，此法可有效避免位线上寄生电容的影响。
-
公开(公告)号：CN101958148A
公开(公告)日：2011-01-26
申请号：CN201010289950.2
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种能消除干扰的相变存储器单元结构，其包括：相变材料形成的相变电阻；并联在所述相变电阻两端的受控开关管；与所述相变电阻一端连接的选通管，其中，所述选通管和所述受控开关管在任意时刻工作在相反的状态，即一者处于导通状态时，另一者就处于截止状态，通过受控开关管的导通，可强制相变电阻两端的电压相等，从而有效避免干扰。此外，本发明还提供一种由能消除干扰的相变存储器单元结构所构成的相变存储器，该相变存储器在位线信号升高时，通过使受控开关管导通，可使相变电阻两端的电压相等，从而达到消除干扰的目的。
-
公开(公告)号：CN101800237A
公开(公告)日：2010-08-11
申请号：CN201010107872.X
申请日：2010-02-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24
Abstract: 本发明揭示了一种相变存储器芯片版图结构，所述相变存储器芯片版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区；第一版图区、第二版图区、第三版图区和第四版图区位于相变存储器芯片版图的中央；第一版图区与第二版图区相连，第二版图区与第三版图区相连，第二版图区与第四版图区相连，第三版图区与第四版图区相连；第五版图区覆盖版图中央、除第一版图区、第二版图区、第三版图区和第四版图区外的其他空白区域；第六版图区均匀分布在相变存储器芯片版图的四周和四角。本发明提出的相变存储器芯片版图结构，芯片版图布局合理，有效减小了压控振荡器噪声以及数字电路的噪声对模拟电路和存储阵列的干扰。
-
公开(公告)号：CN101556481A
公开(公告)日：2009-10-14
申请号：CN200910050640.2
申请日：2009-05-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F3/26
Abstract: 一种精密匹配的镜像电流源电路，其包括：用于提供电流源的电流源电路、与所述电流源电路相连接且用于将所述电流源转换为镜像电流的MOS管镜像电路、匹配电路、及用于消除失调电压的控制单元。其中，所述匹配电路又包括：正负输入端分别与所述MOS管镜像电路中的各MOS管相连接以使各MOS管都工作在相同的电环境的受控运算放大器、与所述受控运算放大器相连接且用于交换所述受控运算放大器的正负输入端与所述各MOS管的连接点的受控单元、及与所述受控运算放大器的输出端和所述MOS管镜像电路相连接且用于对所述镜像电流进行相位补偿的调节单元，由此可有效消除运算放大器的失调，实现电流的精密匹配。
-
Patent Agency Ranking
公开(公告)号：CN113539327A
公开(公告)日：2021-10-22
申请号：CN202110779019.0
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00 , G06F16/903
Abstract: 本发明涉及一种相变存储单元实现快速逻辑计算装置及数据检索方法，装置包括相变存储阵列和外围控制电路，相变存储阵列包括两个相变存储逻辑算子；相变存储逻辑算子包括两个相变存储单元，两个相变存储单元的一端均与同一位线相连，另一端与各自的选通管的漏端相连，选通管的源端接地，相变存储逻辑算子中的一个相变存储单元的选通管的栅极与第一字线相连，另一个相变存储单元的选通管的栅极与第二字线相连；外围控制电路将初始数据信息写入相变存储阵列中，选通管根据第一字线和第二字线上的信号选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算。本发明能够减少数据匹配计算量，实现高效的数据检索。
-
公开(公告)号：CN113485520A
公开(公告)日：2021-10-08
申请号：CN202110911362.6
申请日：2021-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F3/26
Abstract: 本发明涉及一种无片外电容型LDO瞬态响应增强电路，包括：OTA电路，包括第一支路和第二支路，所述第一支路和第二支路在产生上冲电压和下冲电压时会产生电流跳变；下冲检测电压支路，分别与所述第一支路和第二支路相连，用于根据所述第一支路和第二支路产生的电流跳变控制泄放支路；所述泄放支路用于为功率管提供栅极到地的放电通路；上冲检测电压支路，分别与所述第一支路和第二支路相连，用于根据所述第一支路和第二支路产生的电流跳变控制充电支路；所述充电支路用于为所述功率管提供电源到栅极的充电通路。本发明能显著提高LDO瞬态响应。
-
公开(公告)号：CN110794673B
公开(公告)日：2021-06-22
申请号：CN201910986671.2
申请日：2019-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05B13/04
Abstract: 本申请实施例所公开的一种应用于神经元的全数字仿生电路及系统，其中，电路包括神经元输入模块、时钟选择模块、计数模块、置零延时模块和神经元输出模块，计数模块具有脉冲信号输入端、时钟信号输入端、清零端和计数信号输出端，神经元输入模块与脉冲信号输入端连接，时钟选择模块与时钟信号输入端连接，置零延时模块与清零端连接，神经元输出模块与计数信号输出端连接。基于本申请实施例，能够在神经网络中动态地进行神经元信号的向上或者向下计数，并且通过置零延时模块能够对置零信号和计数信号进行展宽，模拟神经元的不应期，使得计数模块中的数据清零。该仿生电路采用全数字设计，不仅能够简化电路的复杂程度，而且能够减少电路的功耗，便于实现大规模电路集成。
-
公开(公告)号：CN112967740A
公开(公告)日：2021-06-15
申请号：CN202110142149.3
申请日：2021-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种非易失存储器超高速读出电路，包括存储单元阵列、读参考阵列和灵敏放大器，其中，所述灵敏放大器为锁存型灵敏放大器，包括：第一传输门，用于控制是否接收所述存储单元阵列被选中的存储单元读出的电信号；第二传输门，用于控制是否接收所述读参考阵列产生的读参考电信号；锁存模块，包括两个输入端，一个输入端与所述第一传输门相连，另一个输入端与所述第二传输门相连，用于在比较阶段比较两个输入端的电信号的差异并对两个输入端的电信号进行放大；所述第一传输门和第二传输门均设置有预充电模块，所述预充电模块用于在预充电阶段使得所述第一传输门和第二传输门的电信号维持在预设范围内。本发明能够缩短读取时间。
-
公开(公告)号：CN110619907B
公开(公告)日：2021-06-04
申请号：CN201910806010.7
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路，包括：第一存储器、第二存储器和开关组件；开关组件包括第一开关管、第二开关管和第三开关管；第一开关管的第一端与第一存储器的第一端连接，第一开关管的控制端与第一位线接口连接；第二开关管的第一端与第二存储器的第一端连接，第二开关管的控制端与第二位线接口连接；第一存储器的第二端与第二存储器的第一端连接；第三开关管的第一端与第二存储器的第二端连接，第三开关管的第二端与字线接口连接，第三开关管的第三端接地。基于本申请实施例，通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器，在数据存储时可以减少存储器间的交叉干扰。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.042 seconds)
