表征随机存储器单元抗电流噪声容限的方法及测试结构

    公开(公告)号:CN104200836A

    公开(公告)日:2014-12-10

    申请号:CN201410417988.1

    申请日:2014-08-22

    Abstract: 本发明提供一种表征随机存储器单元抗电流噪声容限的方法及测试结构,所述存储器单元的表征抗电流噪声容限的方法步骤为:扫描单元第一存储节点的电压,得到该扫描电压与供电电流关系曲线;反扫描第二存储节点的电压,得到该扫描电压与供电电流关系曲线;将两条曲线叠加得一相交于三点的曲线;计算两侧点分别与中间点的电流差值,取两者较小值,其值即为单元的最大抗电流噪声容限值;本发明还提供本表征单元抗电流噪声容限的测试结构。本发明的表征静态随机存储器单元抗电流噪声容限的方法及测试结构具有直观、测量精确,适用性强等优点。

    张应变锗MSM光电探测器及其制作方法

    公开(公告)号:CN103985788A

    公开(公告)日:2014-08-13

    申请号:CN201410217764.6

    申请日:2014-05-21

    CPC classification number: Y02P70/521 H01L31/1808 H01L31/0352 H01L31/1085

    Abstract: 本发明提供一种张应变锗光电探测器及其制作方法,该方法至少包括以下步骤:S1:提供一衬底并在其上依次形成牺牲层及锗层;S2:在所述锗层上形成一金属层,所述金属层对所述锗层提供应力;S3:将所述金属层图形化,形成一对金属主基座及一对金属次基座;S4:将所述锗层图形化以在所述金属主基座及金属次基座下分别形成锗主基座及锗次基座,并在每一对锗次基座之间形成至少一条锗桥线;S5:腐蚀掉所述锗桥线下方及所述锗次基座下方的牺牲层,以使所述锗桥线及所述锗次基座悬空,该悬空的锗次基座在所述金属层的应力作用下卷曲使所述锗桥线拉伸,得到张应变锗MSM光电探测器。本发明可提高MSM光电探测器的光电探测性能。

    应变结构及其制作方法
    146.
    发明公开

    公开(公告)号:CN103560157A

    公开(公告)日:2014-02-05

    申请号:CN201310583275.8

    申请日:2013-11-19

    CPC classification number: Y02P70/521 B81B3/0072 B81C1/00666

    Abstract: 本发明提供一种应变结构及其制作方法,该方法至少包括以下步骤:S1:提供一衬底,在所述衬底表面自下而上依次形成一牺牲层及一第一应力层;S2:将所述第一应力层图形化,形成桥状结构;所述桥状结构包括形成于所述牺牲层表面的一对基座及连接该一对基座的至少一根桥梁;S3:在一对所述基座表面形成第二应力层;S4:采用湿法腐蚀去除所述桥梁下方及所述基座相向两端下方的牺牲层,以使所述桥梁及一对所述基座相向两端悬空,该悬空的两端卷曲使所述桥梁拉伸,得到应变结构。本发明可以给一定范围内的任意材料施加高张应力,方法简单有效、与半导体工艺兼容,具有成本低,且制作速度快的优点。

    T型分支波导
    148.
    发明授权

    公开(公告)号:CN102789024B

    公开(公告)日:2013-08-14

    申请号:CN201110129324.1

    申请日:2011-05-18

    Abstract: 一种T型分支波导,利用SOI基二维平板柱状光子晶体的自准直效应实现输入光信号的180°分束传播,属于半导体光学技术领域,包括SOI衬底、在SOI衬底顶层硅刻蚀形成的硅柱区域以及将硅柱区域与外部光纤或其他器件连接的SOI条形波导。其中:硅柱区域中,刻蚀形成的硅柱呈长方晶格排列在SOI顶层硅上,硅柱的深度为SOI顶层硅的厚度,SOI条形波导为T型分支波导的输入波导,且距离硅柱区域与所述SOI条形波导平行的两边界均有一距离。该T型分支波导对于入射光束角度极不敏感,分束区的长度可以控制在10μm以内,极大缩短总体器件长度,结构更为紧凑;同时,其具有较大的制备容差和更灵活的设计。

    提高部分耗尽型SOI器件射频性能的制备方法

    公开(公告)号:CN103094178A

    公开(公告)日:2013-05-08

    申请号:CN201310015290.2

    申请日:2013-01-16

    Abstract: 本发明提供一种提高部分耗尽型SOI器件射频性能的制备方法。根据本发明的方法,先在绝缘体上材料结构上形成至少一个器件的源区、栅区、及漏区;随后,对所述源区再进行掺杂使所述源区的部分区域为N型、部分区域为P型;最后再在进行了再掺杂的绝缘体上材料结构上再制备电极层以形成SOI器件。由于所制作的结构在源区存在重掺杂的P+区,源区N+区与P+区形成二级管结构,有效释放器件体区的空穴,使得体区电势与源区相等,因此器件的阈值电压不再漂移,从而提高器件的射频性能;此外,相对于业界普遍采用的TB结构,本发明的器件也不需要额外增加器件面积。

    锗悬浮膜式二维光子晶体微腔及制备方法

    公开(公告)号:CN102590936B

    公开(公告)日:2013-04-24

    申请号:CN201110004002.4

    申请日:2011-01-10

    Abstract: 本发明提供一种锗悬浮膜式二维光子晶体微腔,包括:具有埋氧层、且表层为锗悬浮膜层的半导体基底,其中,所述锗悬浮膜层包含光子晶体微腔,所述光子晶体微腔由周期性排列的孔体构成、但部分区域缺失孔体。此外,本发明还提供了该锗悬浮膜式二维光子晶体微腔的制备方法,即先在半导体基底的锗薄膜层中掺杂以形成n型重掺杂层,随后,对重掺杂层进行微机械加工以便在部分区域形成光子晶体微腔,最后,对整片器件进行湿法腐蚀,其中,可通过控制腐蚀时间以控制侧向腐蚀的程度,从而去除光子晶体微腔下的埋氧层实现悬浮膜。本发明的优点在于:能够通过调节悬浮的锗薄膜的应变从而实现锗向直接带隙的转变,并通过光子晶体微腔的增强作用实现发光效率的提高。

Patent Agency Ranking