公开(公告)号：CN115064446B

公开(公告)日：2022-12-16

申请号：CN202210990168.6

申请日：2022-08-18

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  肖超 ,  陈燕宁 ,  邵瑾 ,  付振 ,  刘芳 ,  田俊 ,  张泉 ,  尹强

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及功率半导体领域，具体公开了一种超结半导体器件及其制备方法，该制备方法包括：通过深沟槽刻蚀工艺在晶圆的第一预定区域刻蚀得到至少一个Ai深沟槽，在所述Ai深沟槽中填充掺杂浓度为NAi的第一外延层形成第i层第一导电类型的外延柱；通过深沟槽刻蚀工艺在晶圆的第二预定区域刻蚀得到至少一个Di深沟槽，在所述Di深沟槽中填充掺杂浓度为NDi的第二外延层形成第i层第二导电类型的外延柱；循环上述步骤在晶圆中制作超结结构。该技术方案可以解决传统深沟槽单次外延填充产生的空洞问题；主要用于制备超结半导体器件。

公开(公告)号：CN115373950A

公开(公告)日：2022-11-22

申请号：CN202211316658.4

申请日：2022-10-26

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  梁英宗 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC: G06F11/30 ,  G06F16/16 ,  G06F16/178 ,  G06F21/60

Abstract: 本发明涉及芯片领域，公开一种工控机与数据监测系统。所述工控机包括：监测模块，用于在监测到所述工控机上的特定数据文件夹内的生产数据发生变化的情况下，获取所述特定数据文件夹内发生变化的生产数据的生成时间；提取模块，用于提取所述特定数据文件夹的原始数据摘要；插入模块，用于将所述生成时间作为时间戳插入所述原始数据摘要中，以形成所述特定数据文件夹的第一数据摘要；以及发送模块，用于发送所述特定数据文件夹的名称与所述第一数据摘要。由此，本发明可有效地避免生产数据被篡改，以确保生产数据的真实准确性。

公开(公告)号：CN115271058A

公开(公告)日：2022-11-01

申请号：CN202211202953.7

申请日：2022-09-29

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  北京航空航天大学

Inventor： 赵东艳 ,  潘成 ,  付振 ,  邵瑾 ,  陈燕宁 ,  潘彪 ,  张鹏 ,  庞振江 ,  王文赫

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明实施例提供一种类脑计算芯片和数据处理终端，属于芯片技术领域。所述类脑计算芯片包括类脑计算阵列，用于类脑计算任务的数据处理，所述类脑计算阵列包括多个脉冲神经处理单元，所述多个脉冲神经处理单元呈阵列分布，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元用于处理神经元计算和突触计算。本发明实施例提供的类脑计算芯片包括由多个脉冲神经处理单元组成的类脑计算阵列；每一个脉冲神经处理单元都可以同时处理神经元计算和突触计算；替代了传统的类脑计算架构中分离式的神经元和神经突触，减少了因神经元和神经突触之间频繁的数据交换造成的能量损失和计算时延，显著提高了运算速度，降低了芯片在处理大量数据时的系统功耗。

公开(公告)号：CN115064582B

公开(公告)日：2022-10-25

申请号：CN202210944541.4

申请日：2022-08-08

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区；场板，形成漂移区的顶部，具有向上突出于漂移区表面的台阶部和向下凹陷至漂移区内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型；至少两个具有第一导电类型的反型体，反型体为月牙型构型，形成于场板的突出部的下方且位于突出部的两端位置；源极形成于体区内，漏极形成于漂移区内远离源极的一侧，栅极形成于漂移区和体区的上表面，且栅极的多晶硅覆盖部分场板。通过本发明提供的晶体管，能够降低场板两端的表面电场，提高击穿电压，提升器件的可靠性。

公开(公告)号：CN115128427A

公开(公告)日：2022-09-30

申请号：CN202211036892.1

申请日：2022-08-29

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  王于波 ,  梁英宗 ,  陈燕宁 ,  张东嵘 ,  鹿祥宾 ,  付振 ,  刘芳

IPC: G01R31/26 ,  G06K9/62 ,  G06N3/04

Abstract: 本公开涉及半导体技术领域，具体涉及一种MOS器件寿命预测方法、装置、电子设备、介质及程序产品。所述MOS器件寿命预测方法包括：获取MOS器件在老化实验条件下的指标参数偏离初始值预定范围的参数退化量数据，并建立参数退化量时间序列；根据时间序列分解算法处理所述参数退化量时间序列得到分解后的数据；将所述分解后的数据作为样本数据，并利用所述样本数据训练Holt‑Winters模型；利用训练后的所述Holt‑Winters模型对所述MOS器件进行寿命预测。上述技术方案减少了现有技术中因对MOS器件进行完整的加速应力实验以确定其使用寿命的时间成本，提高了产品质检效率，缩短了MOS器件的生产周期，解决了MOS器件生产效率低的问题。

公开(公告)号：CN115084235A

公开(公告)日：2022-09-20

申请号：CN202210875508.0

申请日：2022-07-25

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  王于波 ,  郁文 ,  陈燕宁 ,  刘芳 ,  付振 ,  余山 ,  吴波 ,  王帅鹏 ,  刘倩倩

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明提供一种LDMOS器件、制备方法及芯片。该器件包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，二氧化硅层形成在半导体衬底的上方，高K金属氧化物层形成在二氧化硅层上方，金属电极层形成在高K金属氧化物层上方；高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。该器件去掉漏极结构与漂移区之间的隔离结构，缩短导电路径，降低导通电阻，缩小器件尺寸，节约芯片面积；二氧化硅层连接衬底，减少界面态；采用高K金属氧化物层提升器件的击穿电压，弥补去掉隔离结构后栅极结构的击穿电压会降低的不足。

公开(公告)号：CN115078954A

公开(公告)日：2022-09-20

申请号：CN202210994071.2

申请日：2022-08-18

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 王于波 ,  付振 ,  张泉 ,  王勇 ,  尹强 ,  肖超 ,  田俊 ,  杨毓龙 ,  黄凯 ,  周宏宇

IPC: G01R31/27 ,  G01R31/26

Abstract: 本发明涉及电路部件的测评领域，公开了一种用于对电路中的组成部件进行测评的方法和装置及电路，该方法包括：针对电路中的任一组成部件，根据以下内容进行测评且进行测评之前六个支路处于正向不导通的状态：控制被测评的组成部件所在的支路和被测评的组成部件的对侧支路正向导通且持续第一预设时间；控制被测评的组成部件所在的支路正向不导通但被测评的组成部件的对侧支路正向导通且持续第二预设时间，以使得两者进行放电；获取被测评的组成部件的测评参数；以及根据所获取的测评参数和预设测评参数，判断被测评的组成部件的状态，以对被测评的组成部件进行测评。藉此，实现了无需将组成部件拆卸下来即可对组成部件进行测评。

公开(公告)号：CN114899103B

公开(公告)日：2022-09-13

申请号：CN202210821617.4

申请日：2022-07-13

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。

公开(公告)号：CN114937695A

公开(公告)日：2022-08-23

申请号：CN202210875537.7

申请日：2022-07-25

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 陈燕宁 ,  赵东艳 ,  王于波 ,  董广智 ,  付振 ,  刘芳 ,  余山 ,  郁文 ,  邓永峰 ,  王凯

IPC: H01L29/423 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

Abstract: 本发明提供一种双沟道LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。该LDMOS器件包括半导体衬底以及设置在半导体衬底上的漂移区、体区、源极区、漏极区和栅极结构；栅极结构设置在半导体衬底上方，且栅极结构的下表面一端与第一体区相接，另一端与第一漂移区相接；栅极结构的上表面一端与第二体区相接，另一端与第二漂移区相接；第二体区位于第一体区上方；第二漂移区位于第一漂移区上方；第一漏极区形成在第一漂移区内，第二漏极区形成在第二漂移区内；第一源极区形成在第一体区内，第二源极区形成在第二体区内；第一漏极区与第二漏极区通过第一金属连接结构连通，第一源极区与第二源极区通过第二金属连接结构连通。

公开(公告)号：CN114899103A

公开(公告)日：2022-08-12

申请号：CN202210821617.4

申请日：2022-07-13

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。