-
公开(公告)号：CN119300381A
公开(公告)日：2025-01-10
申请号：CN202310827205.6
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法和电子设备，属于半导体技术领域。所述方法包括：通过对第一硅层(301)、硅锗层(302)和第二硅层(303)进行刻蚀，形成沿第一方向的多个第一硅柱(304)；按照多列第二掩模(305)刻蚀第一硅层(301)、硅锗层(302)和第二硅层(303)；对第一硅层(301)、侧向凹槽和第二硅层(303)侧向外延硅；在第一硅层(301)的上方沉积栅极材料；按照多个侧墙(305‑1)执行栅极材料的各向异性刻蚀，以形成多个第二硅柱(306)；基于多个第二硅柱(306)，形成垂直全环绕栅极晶体管。上述方法防止了源/漏被金属沾污。
-
公开(公告)号：CN119300380A
公开(公告)日：2025-01-10
申请号：CN202310827129.9
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法、晶体管阵列及电子设备，涉及半导体技术领域。该方法包括：在硅衬底上依次堆叠第一硅膜层、锗硅膜层和第二硅膜层；在第二硅膜层上沿位线方向形成多列第一掩膜材料，并刻蚀形成沿位线方向的第一刻蚀槽；在第一刻蚀槽内填充金属材料并退火生成位线；在第二硅膜层上沿字线方向形成多列第二掩膜材料，并刻蚀形成沿字线方向的第二刻蚀槽；基于锗硅膜层生成沟道后，在沟道的外周壁形成栅极填充槽，在栅极填充槽内通过自对准填充栅极材料形成栅极，得到垂直全环绕栅极晶体管，提高了位线、沟道、源极/漏极以及字线和环栅之间的重叠对准度。
-
公开(公告)号：CN119233646A
公开(公告)日：2024-12-31
申请号：CN202310780904.X
申请日：2023-06-28
Applicant: 北京超弦存储器研究院
Abstract: 本申请实施例提供了一种半导体结构及其制造方法、铁电存储器和电子设备。该半导体结构包括衬底、第一隔离层、铁电层和电极层。第一隔离层设置于衬底的一侧；铁电层设置于第一隔离层远离衬底的一侧；电极层设置于铁电层远离第一隔离层的一侧。本申请实施例中第一隔离层能够防止或消除铁电层生长时通入的氧使得衬底的一侧发生氧化产生的界面层，能够提升铁电存储器的疲劳特性和保持特性。
-
公开(公告)号：CN119156126A
公开(公告)日：2024-12-17
申请号：CN202310719409.8
申请日：2023-06-16
Applicant: 北京超弦存储器研究院
Abstract: 制造电容器的方法、电容器及存储器，所述方法包括：在衬底上沉积第一导电层；使用钝化气体对第一导电层进行钝化处理；在经钝化处理的第一导电层的远离衬底的一侧沉积介电质层，并且在所述介电质层的沉积过程中原位通入氨气；以及在介电质层的远离衬底的一侧沉积第二导电层。本申请实施例的制造电容器的方法可以提高电容器的介电质层质量，从而提高电容器的存储能力。
-
公开(公告)号：CN118870820A
公开(公告)日：2024-10-29
申请号：CN202310485374.6
申请日：2023-04-28
Applicant: 北京超弦存储器研究院
Abstract: 本申请提供了一种3D堆叠的NAND存储器及其制造方法、电子设备。该NAND存储器包括：在垂直于衬底的方向上间隔堆叠的多层金属氧化物半导体层，每层金属氧化物半导体层包括沿着行方向延伸且在列方向上间隔排列的多行金属氧化物半导体层；各字线沿着垂直于衬底的方向延伸穿过垂直堆叠的多行金属氧化物半导体层且被各行金属氧化物半导体层环绕的多条字线，各字线通过绝缘层与各行金属氧化物半导体层隔离；多行存储单元，每行存储单元对应一行金属氧化物半导体层且包括由所对应的一行金属氧化物半导体层串联连接的多个存储单元，沿着字线延伸的方向，垂直堆叠的各存储单元共用一条字线。本申请的存储器架构能够有效提高存储密度。
-
Patent Agency Ranking
公开(公告)号：CN118843320A
公开(公告)日：2024-10-25
申请号：CN202310446407.6
申请日：2023-04-24
Applicant: 北京超弦存储器研究院
Abstract: 本发明涉及一种铁电存储器及其制备方法、电子设备，铁电存储器包括多条字线、多个存储单元、栅极绝缘层、多条位线和多条参考信号线；多条字线沿着平行衬底的第一方向延伸且沿着平行衬底的第二方向间隔分布；每个存储单元包括环绕字线的侧壁的半导体层，共用同一字线的多个存储单元沿着第一方向间隔分布；栅极绝缘层位于每条字线和环绕字线的半导体层之间，栅极绝缘层的材料为铁电材料；多条位线沿着垂直衬底的第三方向延伸，分别与每个半导体层的位线接触区域一一对应连接；多条参考信号线沿着第三方向延伸，分别与每个半导体层的参考信号线接触区域一一对应连接。本发明可以实现高密度的存储器结构。
-
公开(公告)号：CN118841051A
公开(公告)日：2024-10-25
申请号：CN202310457699.3
申请日：2023-04-24
Applicant: 北京超弦存储器研究院
IPC: G11C11/409 , H10B12/00 , G11C11/401
Abstract: 本申请实施例提供了一种半导体存储结构及其制备方法、存储器、电子设备。该半导体存储结构包括：衬底；存储节点连接层，设置在衬底一侧；读晶体管，设置在存储节点连接层远离衬底一侧，读晶体管包括第一栅极和第一有源层，第一有源层位于第一栅极远离衬底一侧并与第一栅极绝缘，第一有源层在衬底上的正投影与第一栅极在衬底上的正投影有交叠，第一栅极与存储节点连接层电连接；写晶体管，设置在存储节点连接层远离衬底一侧，写晶体管和读晶体管沿平行于衬底方向间隔布置，写晶体管包括第二有源层，第二有源层与第一有源层同层绝缘设置，第二有源层与存储节点连接层电连接。
-
公开(公告)号：CN118116868B
公开(公告)日：2024-10-25
申请号：CN202410224393.8
申请日：2024-02-29
Applicant: 北京超弦存储器研究院
IPC: H01L21/768 , H01L23/522 , H10B12/00
Abstract: 本发明涉及一种半导体结构及其制备方法、电子设备，半导体结构的制备方法包括：于第一基底上形成2n个叠层材料层组，叠层材料层组包括第一材料膜层与第二材料膜层；形成深度不同的n个第一开孔，在由浅至深的各第一开孔中，在第i个第一开孔贯穿的前(i‑1)个第一材料膜层端部形成第一隔离层；于每个第一开孔下形成第二开孔，且在每个第二开孔贯穿的前(n‑1)个第一材料膜层端部形成第二隔离层，于第二开孔以下形成延伸至第一基底的第三开孔，且在第三开孔贯穿的第一材料膜层端部形成第三隔离层。本申请可以有效简化半导体结构及其制备工艺。
-
公开(公告)号：CN118804580A
公开(公告)日：2024-10-18
申请号：CN202310387869.5
申请日：2023-04-12
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种3D堆叠的半导体器件及其制造方法、电子设备，所述半导体器件包括：多个存储单元，分布于不同层、沿垂直于衬底方向堆叠且周期性分布；存储单元包括晶体管；晶体管包括栅电极、半导体层、栅极绝缘层；栅电极沿垂直于衬底方向延伸；沿垂直于衬底方向分布的一列存储单元的多个晶体管的多个半导体层间隔设置；字线，贯穿不同层存储单元并且沿垂直于衬底方向延伸；沿垂直于衬底方向交替分布的第一绝缘层和导电层；贯穿各绝缘层和各导电层的通孔，通孔中从内到外依次分布有字线、栅极绝缘层、环绕栅极绝缘层侧壁不同区域且沿垂直于衬底的方向延伸的多个半导体层；通孔的平均孔径为5nm至70nm。该制造方法可以降低半导体器件的生产成本。
-
公开(公告)号：CN118785716A
公开(公告)日：2024-10-15
申请号：CN202310357855.9
申请日：2023-04-04
Applicant: 北京超弦存储器研究院
Abstract: 本申请提供了一种3D堆叠的NAND存储器及其制造方法、电子设备。该3D堆叠的NAND存储器包括多层沿着垂直于衬底的方向堆叠的存储单元，沿着垂直于所述衬底的方向延伸的贯穿各层所述存储单元的字线；沿着垂直于所述字线并沿着第一方向延伸的位线；其中各存储单元的晶体管包括沿着第二方向延伸的沟道层，各存储单元的晶体管的第一源/漏极与第二源/漏极在第二方向上位于所述沟道层的两侧且与所述沟道层相连，所述第二方向与所述第一方向交叉且垂直于所述字线；其中所述沟道层由单晶硅纳米线或纳米片制成且被栅极环绕，所述栅极是所述字线的一部分；其中在所述字线的延伸方向上，所述沟道层间隔设置。本申请的器件架构能够有效提高存储密度。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.065 seconds)
