-
公开(公告)号：CN102804253A
公开(公告)日：2012-11-28
申请号：CN201080026970.9
申请日：2010-03-18
Applicant: 夏普株式会社
Abstract: 一种移位寄存器，在使用同时选择信号(AONB)信号来进行多个信号线的同时选择的显示驱动电路中使用，上述移位寄存器的各级包括：置位复位型的触发器；和有选择地获取与该触发器的输出相应的信号来生成本级的输出信号的信号生成电路，上述移位寄存器的各级的输出信号(例如OUTn信号)通过同时选择信号的有效化而变得有效，在进行上述同时选择的期间中有效，上述触发器的输出(Qn信号)，在置位用信号(SBn)和复位用信号(Rn)均有效的期间中无效(Low)。这样，能够迅速地进行所有信号线的同时选择和移位寄存器的初始化。
-
公开(公告)号：CN101878592B
公开(公告)日：2012-11-07
申请号：CN200880118024.X
申请日：2008-08-26
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3655 , G09G2310/0286 , G09G2310/0289 , G09G2310/0291 , G11C19/184 , G11C19/28 , H03K17/063 , H03K17/165 , H03K17/693
Abstract: 包括n沟道型的多个晶体管的电路(10)具备：漏极端子被施加VDD、栅极端子被输入输入信号(IN)的晶体管(T1)；漏极端子被施加VDD、源极端子连接到输出端子(OUT)、栅极端子连接到晶体管(T1)的源极端子的晶体管(T2)；以及设置在节点(n1)与输入时钟信号的时钟端子(CK)之间的电容(C1)。输入到时钟端子(CK)的时钟信号的频率高于从输出端子(OUT)输出的输出信号的频率。由此，提供包括相同导电型晶体管的、能够防止电位电平的降低并输出稳定的信号的半导体装置和具备该半导体装置的显示装置。
-
公开(公告)号：CN102460971A
公开(公告)日：2012-05-16
申请号：CN201080026980.2
申请日：2010-03-26
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G11C19/00 , G11C19/28 , H03K17/00 , H03K17/687 , H03K23/00 , G09G3/36
CPC classification number: G09G3/3677 , G09G3/3655 , G09G3/3688 , G09G2300/0876 , G09G2310/0286 , G11C19/28 , H03K3/356104
Abstract: 一种触发器，包括：由P沟道的第一晶体管和N沟道的第二晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第一CMOS电路；由P沟道的第三晶体管和N沟道的第四晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第二CMOS电路；多个输入端子；以及第一输出端子和第二输出端子，第一CMOS电路的栅极侧、第二CMOS电路的漏极侧和第一输出端子连接，并且第二CMOS电路的栅极侧、第一CMOS电路的漏极侧和第二输出端子连接，上述第一晶体管至第四晶体管包括源极端子与上述多个输入端子的一个连接的输入晶体管。根据上述结构，能够实现触发器的小型化。
-
公开(公告)号：CN102460553A
公开(公告)日：2012-05-16
申请号：CN201080025042.0
申请日：2010-02-23
Applicant: 夏普株式会社
CPC classification number: G09G3/3655 , G09G3/3614 , G09G3/3677 , G09G2300/0852 , G09G2300/0876
Abstract: 本发明是驱动设置有CS总线(15)的液晶显示面板(10)的显示驱动电路，具有包含与栅极线(12)的各条对应设置的多级的移位寄存器电路(SR)的移位寄存器(栅极线驱动电路(30))，与各级移位寄存器电路(SR)对应地各设置一个闩锁电路(CSL)，并在闩锁电路(CSL)中输入极性信号(CMI)，当在移位寄存器电路(SRn)中生成的内部信号(Mn)成为有效时，与该级对应的闩锁电路(CSLn)获取极性信号(CMI)并将其保持，作为CS信号，将闩锁电路(CSLn)的输出(CSOUTn)供给到CS总线，在移位寄存器电路(SRn)生成的内部信号(Mn)在显示视频的最初垂直扫描期间之前成为有效。因此，能够不增大电路面积地提高电源投入时的显示品质。
-
公开(公告)号：CN101868833A
公开(公告)日：2010-10-20
申请号：CN200880116732.X
申请日：2008-08-18
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/20 , G09G3/3266 , G09G3/3275 , G09G3/3648 , G09G3/3674 , G09G3/3677 , G09G3/3685 , G09G3/3688 , G09G2300/0426 , G09G2310/0245 , G09G2310/0267 , G09G2310/0275 , G09G2310/0286 , G09G2310/0291
Abstract: 本发明的目的在于：在移位寄存器中，当进行全导通动作时，即使噪声从外部进入，在单元电路内也不会流过直通电流，并且全导通控制信号线的负荷不会变大。当对移位寄存器10的单元电路11施加高电平的全导通控制信号AON时，晶体管T3成为截止状态，因此，晶体管T2不能在第1输出端子OUT1输出导通电压。但是，晶体管T24成为导通状态，导通电压从第1输出端子OUT1输出到外部。另一方面，晶体管T32成为导通状态，因此，截止电压从第2输出端子OUT2输出到下一级单元电路11。此时，晶体管T3保持为截止状态，因此，直通电流不会流到晶体管T24、T3。本发明应用于显示装置、摄像装置的驱动电路等。
-
Patent Agency Ranking
公开(公告)号：CN101861617A
公开(公告)日：2010-10-13
申请号：CN200880116518.4
申请日：2008-09-02
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3655 , G09G2300/0876 , G09G2310/0286 , G09G2310/08 , G09G2320/0219 , G11C19/184
Abstract: 具备输出源极信号的源极驱动器(20)、输出用于使该行的开关元件导通的栅极信号的栅极驱动器(30)以及输出向根据源极信号的极性所决定的方向(低→高或者高→低)切换电位的CS信号(CSOUT)的CS驱动器(40)，第n行的CS驱动器(CSn)基于从第n行栅极驱动器(Gn)输出的第n行栅极信号(GLn)输出第n行CS信号(CSOUT)。由此，提供能够利用简单的结构进行CC驱动的显示驱动电路。
-
公开(公告)号：CN101779252A
公开(公告)日：2010-07-14
申请号：CN200880103414.X
申请日：2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此，获得一种移位寄存器，该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉，面积小且功耗低。
-
公开(公告)号：CN101536311A
公开(公告)日：2009-09-16
申请号：CN200780042320.1
申请日：2007-11-19
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G2310/0286 , G09G2310/0297 , G09G2310/08 , G11C19/00 , G11C19/28
Abstract: 在源极驱动器(3－1)中，在移位寄存器(4)的各锁存级中，电平转换器(4a)对时钟信号(SCK、SCKB)进行电平转换，作为置位复位触发器(4b)的反转置位输入信号。利用误动作防止电路(4c)对置位复位触发器(4b)的输出(Q)进行延迟，作为下一级锁存级的电平转换器(4a)的使能信号(ENB)。延迟去除电路(5)利用NAND电路(5b)，对通过延迟电路(5a)使输出(Q)延迟了的输出(Qn－1’)、和下一级的电平转换器(4a)的输出(LSB)进行NAND运算，导出采样脉冲(SMPB)。由此，实现如下脉冲输出电路，即，该脉冲输出电路可以进一步进行输出脉冲的延迟去除，并且可以确保输出脉冲之间有足够的间隔。
-
公开(公告)号：CN101361110A
公开(公告)日：2009-02-04
申请号：CN200680051535.5
申请日：2006-09-07
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021 , G11C19/00 , G11C19/28
Abstract: 在移位寄存器(1)中，当触发器(11)的输出信号(Q)无效时，输出信号(Q)被输入时钟脉冲提取部(13a，13b)的NAND电路(15a，15b)，由此，防止时钟信号(CK，CKB)的周期性电平变化所引起的高电平输出用的逻辑导出路径和低电平输出用的逻辑导出路径的导通切换动作。
-
公开(公告)号：CN101336447A
公开(公告)日：2008-12-31
申请号：CN200680052336.6
申请日：2006-11-30
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/3677 , G09G2310/0245 , G09G2310/0286 , G09G2330/027 , G11C19/28
Abstract: 在液晶显示装置(1)中，源极驱动器(4)的移位寄存器用对置位输入端子的有源输入优先于对复位输入端子的有源输入的非同步型的RS触发器构成。在第2工作模式中，通过将第1和第2时钟信号与触发脉冲固定于高电平，进行从液晶面板(2)全部像素(PIX)的放电。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.032 seconds)
