-
公开(公告)号：CN107004386A
公开(公告)日：2017-08-01
申请号：CN201580062616.4
申请日：2015-11-13
Applicant: 夏普株式会社
IPC: G09F9/30 , G09F9/00 , G09G3/20 , G09G3/36 , G02F1/1345
Abstract: 本发明的目的在于，实现能使用简易检查电路无遗漏地检测漏电并具有层级化的配线结构的显示装置。在层级化区域中，源极总线(SL)被布设为：在垂直方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合，并且，在水平方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合。经由测试线向第奇数列源极总线(SL)和第偶数列源极总线(SL)提供不同大小的电位。
-
公开(公告)号：CN101336447B
公开(公告)日：2012-02-29
申请号：CN200680052336.6
申请日：2006-11-30
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/3677 , G09G2310/0245 , G09G2310/0286 , G09G2330/027 , G11C19/28
Abstract: 在液晶显示装置(1)中，源极驱动器(4)的移位寄存器用对置位输入端子的有源输入优先于对复位输入端子的有源输入的非同步型的RS触发器构成。在第2工作模式中，通过将第1和第2时钟信号与触发脉冲固定于高电平，进行从液晶面板(2)全部像素(PIX)的放电。
-
公开(公告)号：CN103098140A
公开(公告)日：2013-05-08
申请号：CN201180041595.X
申请日：2011-08-30
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 构成移位寄存器的单元电路（11）包括：晶体管（T2），向该晶体管（T2）的漏极端子提供时钟信号（CK），该晶体管的源极端子与输出端子（OUT）相连接；晶体管（T9），若被提供激活状态的全导通控制信号（AON），则该晶体管（T9）向输出端子（OUT）输出导通电压，而若被提供非激活状态的全导通控制信号（AONB），则停止所述导通电压的输出；晶体管（T1），若被提供非激活状态的全导通控制信号（AONB），则该晶体管（T1）基于输入信号（IN）来向晶体管（T2）的控制端子提供导通电压；以及晶体管（T4），若被提供激活状态的全导通控制信号（AON），则该晶体管（T4）向晶体管（T2）的控制端子提供截止电压。由此，提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。
-
公开(公告)号：CN102460558A
公开(公告)日：2012-05-16
申请号：CN201080026836.9
申请日：2010-03-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2310/0245 , G09G2310/0286 , G09G2310/063 , G09G2320/0233 , G09G2330/026 , G09G2330/027 , G11C19/28 , H03K3/356182
Abstract: 一种移位寄存器，其在进行多根信号线的同时选择的显示驱动电路中使用，该移位寄存器在各级中包括：具有初始化用端子(INITB)的触发器(FF)；和被输入同时选择信号(AONB信号)并使用上述触发器的输出(Q、QB)生成本级的输出信号(OUTB)的信号生成电路，各级的输出信号(OUTB)通过同时选择信号(AONB)的有效化DMJ成为有效并在进行同时选择的期间为有效，触发器的初始化用端子(INITB)、置位用端子(SB)和复位用端子(R)为有效的期间，该触发器(FF)的输出(Q、QB)成为无效，向该触发器的初始化用端子(INITB)输入同时选择信号(AONB信号)。由此能够实现能够将各种驱动器小型化的移位寄存器。
-
公开(公告)号：CN107003580B
公开(公告)日：2020-11-10
申请号：CN201580062617.9
申请日：2015-11-13
Applicant: 夏普株式会社
IPC: G02F1/1345 , G09F9/30 , G09G3/20 , G09G3/36
Abstract: 本发明的目的在于，在具有层级化的配线结构的显示装置中，抑制由于配线电阻、电容等根据层级不同而导致的显示质量降低。本发明的显示装置具有被层级化为P个层级(P为2以上的整数)的配线结构，采用按每Q个(Q为自然数)源极总线(SL)使视频信号的极性反转的Q列反转驱动方式，其中，多个源极总线(SL)被布设于多个层级，使得以与P和Q的最小公倍数的2倍的数相等的个数的源极总线(SL)为1组，在各水平扫描期间中在各层级中被施加正极性的视频信号的源极总线(SL)的个数与被施加负极性的视频信号的源极总线(SL)的个数一致。
-
Patent Agency Ranking
公开(公告)号：CN105493195B
公开(公告)日：2019-08-02
申请号：CN201480041198.6
申请日：2014-07-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3648 , G09G2310/0286 , G09G2310/08 , G11C19/28
Abstract: 本发明的移位寄存器是将多个单位电路级联连接而成的移位寄存器，上述单位电路具备：第1输出晶体管，其电流路连接到被提供第1时钟信号的时钟端子与输出端子之间；第2输出晶体管，其电流路连接到上述输出端子与规定电位节点之间；设定部，其在控制信号为激活的情况下，将上述输出端子的信号电平设定为规定的信号电平；第1输出控制部，其在上述控制信号为激活的情况下，将上述控制信号的信号电平提供给上述第1输出晶体管的控制电极从而使上述第1输出晶体管截止；以及第2输出控制部，其在上述控制信号为激活的情况下，使上述第2输出晶体管截止。
-
公开(公告)号：CN103098140B
公开(公告)日：2016-05-25
申请号：CN201180041595.X
申请日：2011-08-30
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 构成移位寄存器的单元电路（11）包括：晶体管（T2），向该晶体管（T2）的漏极端子提供时钟信号（CK），该晶体管的源极端子与输出端子（OUT）相连接；晶体管（T9），若被提供激活状态的全导通控制信号（AON），则该晶体管（T9）向输出端子（OUT）输出导通电压，而若被提供非激活状态的全导通控制信号（AONB），则停止所述导通电压的输出；晶体管（T1），若被提供非激活状态的全导通控制信号（AONB），则该晶体管（T1）基于输入信号（IN）来向晶体管（T2）的控制端子提供导通电压；以及晶体管（T4），若被提供激活状态的全导通控制信号（AON），则该晶体管（T4）向晶体管（T2）的控制端子提供截止电压。由此，提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。
-
公开(公告)号：CN105493195A
公开(公告)日：2016-04-13
申请号：CN201480041198.6
申请日：2014-07-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3648 , G09G2310/0286 , G09G2310/08 , G11C19/28
Abstract: 本发明的移位寄存器是将多个单位电路级联连接而成的移位寄存器，上述单位电路具备：第1输出晶体管，其电流路连接到被提供第1时钟信号的时钟端子与输出端子之间；第2输出晶体管，其电流路连接到上述输出端子与规定电位节点之间；设定部，其在控制信号为激活的情况下，将上述输出端子的信号电平设定为规定的信号电平；第1输出控制部，其在上述控制信号为激活的情况下，将上述控制信号的信号电平提供给上述第1输出晶体管的控制电极从而使上述第1输出晶体管截止；以及第2输出控制部，其在上述控制信号为激活的情况下，使上述第2输出晶体管截止。
-
公开(公告)号：CN101868833B
公开(公告)日：2013-03-13
申请号：CN200880116732.X
申请日：2008-08-18
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/20 , G09G3/3266 , G09G3/3275 , G09G3/3648 , G09G3/3674 , G09G3/3677 , G09G3/3685 , G09G3/3688 , G09G2300/0426 , G09G2310/0245 , G09G2310/0267 , G09G2310/0275 , G09G2310/0286 , G09G2310/0291
Abstract: 本发明的目的在于：在移位寄存器中，当进行全导通动作时，即使噪声从外部进入，在单元电路内也不会流过直通电流，并且全导通控制信号线的负荷不会变大。当对移位寄存器10的单元电路11施加高电平的全导通控制信号AON时，晶体管T3成为截止状态，因此，晶体管T2不能在第1输出端子OUT1输出导通电压。但是，晶体管T24成为导通状态，导通电压从第1输出端子OUT1输出到外部。另一方面，晶体管T32成为导通状态，因此，截止电压从第2输出端子OUT2输出到下一级单元电路11。此时，晶体管T3保持为截止状态，因此，直通电流不会流到晶体管T24、T3。本发明应用于显示装置、摄像装置的驱动电路等。
-
公开(公告)号：CN107004386B
公开(公告)日：2019-10-15
申请号：CN201580062616.4
申请日：2015-11-13
Applicant: 夏普株式会社
IPC: G09F9/30 , G09F9/00 , G09G3/20 , G09G3/36 , G02F1/1345
Abstract: 本发明的目的在于，实现能使用简易检查电路无遗漏地检测漏电并具有层级化的配线结构的显示装置。在层级化区域中，源极总线(SL)被布设为：在垂直方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合，并且，在水平方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合。经由测试线向第奇数列源极总线(SL)和第偶数列源极总线(SL)提供不同大小的电位。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.027 seconds)
