公开(公告)号：CN107731851B

公开(公告)日：2023-06-09

申请号：CN201710194556.2

申请日：2017-03-29

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L27/12 ,  H01L21/768 ,  H01L21/762

Abstract: 本发明涉及半导体装置。在半导体装置中，抑制噪声经由密封环的传播。半导体装置(SM1)具备形成于包围电路形成区域的密封环区域(1C)的环状的密封环(SR)。密封环(SR)具有BOX层(BX)、n型半导体层(NR)以及由多层的布线(MR1、MR2、MR3、MR4、MR5)构成的环状的电极部(ESR)，电极部(ESR)经由插销电极(PL)而与n型半导体层(NR)电连接。

公开(公告)号：CN115763421A

公开(公告)日：2023-03-07

申请号：CN202210813266.2

申请日：2022-07-11

Applicant: 瑞萨电子株式会社

Inventor： 铃村直仁 ,  高冈洋道 ,  园田贤一郎 ,  土屋秀昭 ,  中柴康隆

IPC: H01L23/522 ,  H01L23/525 ,  H01L23/532 ,  H01L21/768 ,  H10N97/00

Abstract: 本公开涉及一种半导体器件及其制造方法。电熔丝元件具有第一部分、被布置在所述第一部分的一端的第二部分以及被布置在所述第一部分的另一端的第三部分。电阻器元件与所述电熔丝元件分开布置。所述电熔丝元件和所述电阻器元件中的每一者的材料具有硅金属或镍铬。所述电熔丝元件和所述电阻器元件被布置在所述第一布线的上层和所述第二布线的下层中。所述第二部分的布线宽度和所述第三部分的布线宽度大于所述第一部分的布线宽度。

公开(公告)号：CN109959988B

公开(公告)日：2023-03-07

申请号：CN201811553671.5

申请日：2018-12-19

Applicant: 瑞萨电子株式会社

Inventor： 绵贯真一 ,  中柴康隆

IPC: G02B6/122 ,  G02F1/025

Abstract: 本公开涉及半导体器件。在绝缘层之上形成两个光波导以及被设置为覆盖光波导的绝缘膜。经由与上述绝缘膜不同的绝缘膜，在绝缘膜上方形成两个布线和加热器金属线。后一个绝缘膜薄于前一个绝缘膜，并且具有的折射率高于前一个绝缘膜的折射率。来自两个光波导中任一个的泄露光可以被抑制或防止被两个布线、加热器金属线等中的任一个反射，以通过利用两个绝缘膜的折射率之间的差再次朝向两个光波导行进。

公开(公告)号：CN108242443B

公开(公告)日：2023-01-10

申请号：CN201711437613.1

申请日：2017-12-26

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  藏本贵文 ,  中柴康隆

IPC: H01L27/06 ,  H01L21/8234

Abstract: 本发明的半导体器件在区域1C中包括由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极耦合到支撑板的引线部分(n型的高浓度杂质区域)。区域1B中的SOI晶体管形成在绝缘层(作为薄膜)之上的半导体层的主表面之上，并且可以通过向被布置在绝缘层的背面侧上的阱施加电压来调节阈值电压。

公开(公告)号：CN115440799A

公开(公告)日：2022-12-06

申请号：CN202210522267.1

申请日：2022-05-13

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  中柴康隆

IPC: H01L29/40 ,  H01L29/78

Abstract: 本公开涉及一种半导体器件。在该半导体器件中，提供有具有高浓度p型半导体区域的场板部分、杂质浓度低于高浓度p型半导体区域的低浓度p型半导体区域，以及高浓度n型半导体区域。然后，高浓度p型半导体区域电连接到源极区域，而高浓度n型半导体区域电连接到漏极区域。

公开(公告)号：CN113707646A

公开(公告)日：2021-11-26

申请号：CN202110559569.1

申请日：2021-05-21

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  桑原慎一

IPC: H01L23/64

Abstract: 本公开涉及一种半导体器件。该半导体器件包括：第一基板；形成在第一基板上的多层布线层；第一电感器，在平面图中，该第一电感器被形成为多层布线层上的曲折形状；以及第二电感器，在平面图中，该第二电感器被形成为多层布线层上的曲折形状，并且被布置为在平面图中与第一电感器靠近且与第一电感器不重叠。变压器由第一电感器和第二电感器来构造；并且在平面图中，第一电感器和第二电感器沿着第一方向延伸，第一基板的一侧在该第一方向上延伸。

公开(公告)号：CN110634864A

公开(公告)日：2019-12-31

申请号：CN201910527843.X

申请日：2019-06-18

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L27/092 ,  H01L23/522 ,  H01L23/66 ,  H01L21/8238

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在半导体器件中，半导体衬底包括块体层、设置在块体层上的至少一部分区域中的掩埋氧化物层、以及掩埋氧化物层上的表面单晶层。电感器设置在半导体衬底的主表面侧上方，表面单晶层布置在半导体衬底的主表面侧。为了增大电感器的Q值，接地屏蔽是在电感器下方和掩埋氧化物层下方的块体层中形成的杂质区域。

公开(公告)号：CN109425933A

公开(公告)日：2019-03-05

申请号：CN201810959103.9

申请日：2018-08-22

Applicant: 瑞萨电子株式会社

Inventor： 饭田哲也 ,  中柴康隆

IPC: G02B6/125

Abstract: 提供一种半导体器件，其包括低损耗光波导。包括在半导体器件中的光波导具有覆盖有分别具有不同折射率的第一和第二包层的芯层。芯层的一部分以第一比率覆盖，即，第一包层与第二包层的比率，同时以第二比率覆盖，即，第二包层与第一包层的比率。此时，第一比率和第二比率均为大于0的有限值。

公开(公告)号：CN108735735A

公开(公告)日：2018-11-02

申请号：CN201810338146.5

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本发明提供一种半导体装置及其制造方法，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置的制造方法包括如下工序：使形成于层间绝缘膜(IL4)上的导体膜图案化，在形成相互同层的线圈(CL1b)和导体图案(CP)之后，将线圈(CL1b)和导体图案(CP)作为掩模来对层间绝缘膜(IL4)的一部分进行蚀刻，而在层间绝缘膜(IL4)的表面形成凹凸形状(US)。

公开(公告)号：CN108242443A

公开(公告)日：2018-07-03

申请号：CN201711437613.1

申请日：2017-12-26

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  藏本贵文 ,  中柴康隆

IPC: H01L27/06 ,  H01L21/8234

Abstract: 本发明的半导体器件在区域1C中包括由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极耦合到支撑板的引线部分(n型的高浓度杂质区域)。区域1B中的SOI晶体管形成在绝缘层(作为薄膜)之上的半导体层的主表面之上，并且可以通过向被布置在绝缘层的背面侧上的阱施加电压来调节阈值电压。