公开(公告)号：CN113315506A

公开(公告)日：2021-08-27

申请号：CN202110494507.7

申请日：2021-05-07

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新氦类脑智能科技有限公司

Inventor： 陈成 ,  李喜 ,  陈后鹏 ,  解晨晨 ,  徐思秋 ,  梁龙飞

IPC: H03K19/0185

Abstract: 本发明涉及一种相变存储器时序可重构布尔逻辑电路、方法及装置，其中电路包括相变存储单元和选通器件，所述相变存储单元的第一端与第一输入电极相连，第二端与所述选通器件的漏端相连，所述选通器件的源端与第二输入电极相连，栅端与控制端相连；通过控制所述第一输入电极、第二输入电极、控制端的输入信号以及所述相变存储单元的初始状态实现逻辑运算操作。本发明能够在单个相变存储单元中实现多种逻辑计算。

公开(公告)号：CN110619908B

公开(公告)日：2021-05-25

申请号：CN201910806731.8

申请日：2019-08-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 吕艺 ,  陈后鹏 ,  王倩 ,  李喜 ,  雷宇 ,  郭家树 ,  解晨晨 ,  宋志棠

IPC: G11C13/00 ,  G06N3/06 ,  G06N3/063

Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。

公开(公告)号：CN112350728A

公开(公告)日：2021-02-09

申请号：CN202011178033.7

申请日：2020-10-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈后鹏 ,  解晨晨 ,  李喜 ,  沈洁 ,  宋志棠

IPC: H03M1/46

Abstract: 本发明涉及一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i‑2C，i≥2；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。本发明还涉及上述模数转换器的工作方法。本发明可以减少电容阵列。

公开(公告)号：CN109903801A

公开(公告)日：2019-06-18

申请号：CN201910208832.5

申请日：2019-03-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 李喜 ,  解晨晨 ,  陈后鹏 ,  陈一峰 ,  宋志棠

IPC: G11C16/26

Abstract: 本发明提供一种相变存储器的数据读出电路及方法，包括：参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，所述参考读电压产生电路与所述电压比较器电路连接，所述读电压预充电电路与所述目标相变存储单元所在位线和所述未选中相变存储单元所在位线连接，所述目标相变存储单元与所述电压比较器电路连接，所述未选中相变存储单元与所述电压比较器电路连接，所述电压比较器电路与所述读电压预充电电路连接。本发明的相变存储器的数据读出电路及方法读出速度快、功耗低且误读率低。

公开(公告)号：CN104317753B

公开(公告)日：2017-09-22

申请号：CN201410562409.2

申请日：2014-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 王月青 ,  陈小刚 ,  蔡道林 ,  宋志棠 ,  李喜 ,  陈一峰

IPC: G06F13/28 ,  G06F12/06

Abstract: 本发明提供一种存储设备及其数据读写方法，其中，所述存储设备至少包括：相变存储器芯片；耦合到所述相变存储器芯片的相变存储器接口控制模块；耦合到外部设备的SD接口控制模块；以及耦合到所述相变存储器接口控制模块和所述SD接口控制模块的存储控制器，用于响应来自于所述SD接口控制模块的数据读取或写入命令，并通过所述相变存储器接口控制模块控制对所述相变存储器芯片的读取或写入。本发明的存储设备为基于相变存储器的SD卡，采用相变存储器芯片作为存储介质，可以进行随机读写。另外，相较于FLASH，坏块管理和ECC纠错等操作也更加简单，实现了坏块屏蔽功能，且具有抗疲劳的特点。

公开(公告)号：CN106898371A

公开(公告)日：2017-06-27

申请号：CN201710102254.8

申请日：2017-02-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 雷宇 ,  陈后鹏 ,  李喜 ,  王倩 ,  李晓云 ,  张琪 ,  宋志棠

IPC: G11C7/12 ,  G11C8/08

CPC classification number: G11C7/12 ,  G11C8/08

Abstract: 本发明提供一种三维存储器读出电路及其字线与位线电压配置方法，包括：在对三维存储单元阵列进行读操作时，通过配置模块将所述三维存储单元阵列中的所有位线置为读不选择位线电压，将所述三维存储单元阵列中的所有字线置为读不选择字线电压；待脉冲信号到来后，将要读取的存储单元所在的位线置为读取电压Vread，将要读取的存储单元所在的字线置为0V；其中，所述读不选择位线电压介于Vread/2与Vread之间；所述读不选择字线电压介于Vread/2与Vread之间。本发明降低了位线上半选通单元两端的电压，三维存储器芯片在读操作时功耗变低、速度变快、无全阵列漏电、选中字线上未被选中的存储单元保持半选通。

公开(公告)号：CN104318955B

公开(公告)日：2017-05-24

申请号：CN201410631642.1

申请日：2014-11-11

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海市纳米科技与产业发展促进中心

Inventor： 李喜 ,  闵国全 ,  宋志棠 ,  陈后鹏 ,  张琪 ,  王倩 ,  金荣

IPC: G11C13/00

Abstract: 本发明提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，读电路工作电压产生电路，稳压缓冲电路，读电路以及电平转换电路。本发明的基于二极管选通的相变存储器的数据读出电路及读出方法，通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。

公开(公告)号：CN103871463B

公开(公告)日：2017-02-08

申请号：CN201410115086.2

申请日：2014-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 李喜 ,  陈后鹏 ,  宋志棠 ,  蔡道林 ,  王倩

IPC: G11C11/56

Abstract: 本发明提供一种相变存储器阵列堆叠结构及其操作方法，所述相变存储器阵列堆叠结构至少包括：若干相变存储块、全局位线、本地位线、块位线、第一选通门和第二选通门；其中，每块所述相变存储块中包括至少四列相变电阻，每列中所述相变电阻分别对应连接至一块位线，至少两根所述块位线分别连接一第二选通门，至少两个第二选通门连接至同一本地位线，至少两个所述本地位线通过一所述第一选通门连接至所述全局位线。所述相变存储器阵列堆叠结构通过全局位线将所有块位线统一连接在一起，全局位线的最大负载仅由存储块中的块位线长度决定，从而极大的减少了寄生电容的产生，从而避免了大容量的相变存储器中会产生的较大的信号延时和较大的功耗。

公开(公告)号：CN105931665A

公开(公告)日：2016-09-07

申请号：CN201610242426.7

申请日：2016-04-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 雷宇 ,  陈后鹏 ,  李喜 ,  宋志棠

IPC: G11C13/00

CPC classification number: G11C13/004 ,  G11C13/0059

Abstract: 本发明提供一种相变存储器读出电路及方法，包括存储数据的目标相变存储单元阵列；非晶态参考相变存储单元列；晶态参考相变存储单元列；以及灵敏放大器。初始阶段，将非晶态参考相变存储单元置为非晶态，将晶态参考相变存储单元列置为晶态；选中一个目标相变存储单元、一个非晶态相变存储单元以及一个晶态相变存储单元，其信号输出至灵敏放大器；灵敏放大器以非晶态相变存储单元和晶态相变存储单元的读电流为基准产生参考电流，将目标相变存储单元的读电流和参考电流进行比较，以产生目标相变存储单元的读出电压信号。本发明的相变存储器读出电路及方法具有读取时间短，对工艺变化适应性强和误读取少等优点，有效改善了相变存储器读出电路的性能。

公开(公告)号：CN105913119A

公开(公告)日：2016-08-31

申请号：CN201610210819.X

申请日：2016-04-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 宋志棠 ,  陈小刚 ,  李喜 ,  宋三年 ,  陈后鹏

IPC: G06N3/063

CPC classification number: G06N3/063

Abstract: 本发明提供一种行列互联的异构多核心类脑芯片及其使用方法，所述类脑芯片中，连线模拟神经元网格中的突触，其中横向连线代表神经元的树突，纵向连线代表神经元的轴突；信号处理核心代表神经元细胞体的功能，其位于行列连线的对角线交叉位置，根据输入信号决定是否进入神经元的兴奋状态，并将兴奋的程度转化为输出电压输出到纵向连线；信号传输核心代表神经元的学习记忆功能，其位于所有编号不同的横向连线和纵向连线交叉点处，从纵向连线获取输入电压信号，经过特定算法计算后，将结果输出到横向连线上。所述使用方法包括学习模式和工作模式。本发明的行列互联的异构多核心类脑芯片能够记忆概念和概念之间的关系，并根据记忆内容，完成预测功能。