层叠电子器件及其制造方法

    公开(公告)号:CN1841594A

    公开(公告)日:2006-10-04

    申请号:CN200610068295.1

    申请日:2006-03-27

    CPC classification number: H01G4/30 H01G4/012

    Abstract: 本发明提供一种层叠电子器件及其制造方法,能够很简便地防止台阶吸收层突出于内部电极的上表面、或者在台阶吸收层和内部电极之间产生间隙。本发明的层叠电子器件,其内部电极层在介质基体(1)的内部隔开间隔而层叠。在内部电极层的侧部上分别设置台阶吸收层。内部电极层的侧部形成倾斜面,台阶吸收层以与内部电极层的倾斜面局部重叠的方式层叠。其他内部电极层和台阶吸收层也是一样。

    捆包体和缓冲件
    2.
    发明公开

    公开(公告)号:CN112623425A

    公开(公告)日:2021-04-09

    申请号:CN202011048227.5

    申请日:2020-09-29

    Abstract: 本发明涉及捆包体和缓冲件。捆包体具备:收纳部,其用于收纳被收纳物;及缓冲部,其用于减小在被收纳物与收纳部之间产生的间隙。收纳部具有底部和与底部相对的盖部,缓冲部具有:基体部分,其用于沿着从底部朝向盖部的装载方向与被收纳物相对;第一折痕;以及间隔调整部分,其介有第一折痕而连接于基体部分。第一折痕为了将间隔调整部分相对于基体部分弯曲而设置,间隔调整部分包含:调整区域,其用于沿着装载方向延伸;多个第二折痕;及抵接区域,其介有多个第二折痕的一个而连接于调整区域。多个第二折痕的一个为了将抵接区域相对于调整区域弯曲而设置。

    叠层陶瓷电容器及其制造方法

    公开(公告)号:CN1870190A

    公开(公告)日:2006-11-29

    申请号:CN200610089845.8

    申请日:2006-05-24

    Inventor: 小岛达也

    CPC classification number: H01G4/01 H01G4/30 Y10T29/435

    Abstract: 本发明提供叠层陶瓷电容器及其制造方法。陶瓷基体是由长度方向、宽度方向和厚度方向定义的形状。多个内部电极,在陶瓷基体的内部沿厚度方向隔开间隔叠层,在上述陶瓷基体的从长度方向看的两端部上交替地引出。上述陶瓷基体,在厚度方向上相对置的两个面之中的一个面是平面状,从一个面到最外侧内部电极的距离,从长度方向看的端部上的值Db大于从长度方向看的中央部的值Da,比值Db/Da为2.1以下。

    层叠电子部件
    6.
    发明公开

    公开(公告)号:CN1909125A

    公开(公告)日:2007-02-07

    申请号:CN200610108209.5

    申请日:2006-08-01

    CPC classification number: H01G4/30 H01G4/012

    Abstract: 本发明涉及一种层叠电子部件,其具有:含有内层部分及在其上下设置的一对外层部分的陶瓷基体、和设置在所述陶瓷基体左右的一对外部电极。在所述内层部分埋设有与所述外部电极交互连接的多个内部电极。在至少一个所述外层部分埋设有分别与所述外部电极连接的2层或更多层的伪电极。最内侧的所述伪电极被设置为与最外侧的所述内部电极同极性。所述伪电极含有作为不同极性相邻的至少一对。

Patent Agency Ranking