-
公开(公告)号：CN117459343A
公开(公告)日：2024-01-26
申请号：CN202311346240.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H04L12/40 , H03K5/24 , H03K17/687
Abstract: 本发明公开了一种适用于CAN的振铃抑制电路，包括减法器电路、振铃采样电路、振铃采样电路的复位电路以及动态比较器电路及其复位电路；所述减法器电路用于对总线信号做减法，得到纯净的振铃信号；所述振铃采样电路用于将得到的振铃信号进行峰值采样并保存；所述振铃采样电路的复位电路用于控制振铃采样电路的使能与复位功能；所述动态比较器电路及其复位电路用于将振铃采样电路得到的信号与参考电平作比较，进而输出信号控制MOS电阻导通，达到振铃抑制的目的。本发明采用动态比较器，不需要额外的外部控制信号，减少振铃抑制电路对总线的影响。通过振铃采样电路，用较简单的结构就可较好地保持振铃信号的峰值，同时降低了对器件工作频率的要求。
-
公开(公告)号：CN120034144A
公开(公告)日：2025-05-23
申请号：CN202510064108.5
申请日：2025-01-15
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种低延时的CAN接收电路的振铃去除结构，包括时间检测电路、比较器电路、边沿检测提取电路、减法器电路、延时采样电路，以及逻辑门和D触发器；所述时间检测电路用于检测输入信号的显性和隐性状态的持续时间；所述比较器电路用于对时间检测电路的输出信号进行放大和整形；所述边沿检测提取电路用于提取比较器电路的输出信号的上升沿和下降沿；所述减法器电路和延时采样电路用于延时补偿，补偿提取出的边沿信号和实际信号的相位差；逻辑门和D触发器用于整个电路结构的信号输出。本发明实现对输入接收信号的准确处理和稳定传输，减少因振铃信号导致的通信错误。
-
公开(公告)号：CN117453593A
公开(公告)日：2024-01-26
申请号：CN202311339459.X
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种摆率可调的低电磁辐射CAN总线发送器，包括N个高侧电流开关、N个高侧电流源、N个低侧电流开关和N个低侧电流源；电流源用于提供输出电流，高侧电流开关和低侧电流开关用于控制电流源的导通与关断，电流源的电流由功率管提供；高侧电流开关和低侧电流开关通过移位寄存器控制。本发明利用移位寄存器来控制多级电流开关，通过改变时钟频率来控制每一级电流开关的导通延迟，最终达实现摆率可控。由于移位寄存器的作用，相邻两级电流镜的延时固定，这个特点同时解决了CANH与CANL之间的不匹配问题，减弱了工艺因素对CANH与CANL的匹配度的影响，使CANH与CANL的对称性更好，减小共模不匹配引起的电磁辐射。
-
公开(公告)号：CN117348680A
公开(公告)日：2024-01-05
申请号：CN202311344846.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种适用于CAN总线的摆率控制电路，包括译码器U0、n个NMOS管、n个阻值为R的电阻和输出端的峰值保持电路U1共同构成了新型电阻阵列；所述峰值保持电路U1的输出端VO与电压跟随器U2的正相输入端相连，电压跟随器U2的反相输入端与输出端相连，并接入MOS器件M0的栅极；密勒电容CM的两端分别接入MOS器件M0的栅极与漏极；负载电容CL的一端连接MOS器件M0的漏极，另一端接地；负载电阻RL的一端接入输出节点VOUT，另一端接地。本发明能够过滤掉过冲电压，保持电阻阵列输出电压的稳定性；在高压功率MOS器件的输出端与输入端串接米勒电容，以稳定MOS器件漏极电流的摆率，进而稳定输出电压的变化速度，达到摆率控制的目的。
-
公开(公告)号：CN118041348A
公开(公告)日：2024-05-14
申请号：CN202410125251.6
申请日：2024-01-29
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明提供了一种改进的基于非等值尾电流的非线性编码的高线性度相位插值电路，包括：共用一组负载电阻的左右两个差分电路结构，每个差分电路结构内部包括多组差分放大器；每个差分电路结构的输入为一组互补时钟信号；每个差分控制对管受控制码控制，以控制对应的差分放大器或尾电流源导通或关闭，进而插值出相位范围内的离散时钟；所有尾电流源的尾电流局部呈线性，全局呈非线性；控制码的位数与插值个数非线性相关。本发明通过改进两个差分电路结构，从而减少了输入时钟相数，只需要输入四相时钟，就可以达到很高的线性度；并且改进了控制尾电流的编码方式，从而减轻了使用二进制编码在实际电路当中容易发生竞争和冒险所产生的毛刺问题。
-
Patent Agency Ranking
公开(公告)号：CN119987476A
公开(公告)日：2025-05-13
申请号：CN202510087185.2
申请日：2025-01-20
Applicant: 西安电子科技大学
IPC: G05F1/567
Abstract: 本发明公开了一种高电源抑制比的曲率补偿带隙基准电路，其特征在于，包括：伪电源电路、启动电路、主体电路；所述伪电源电路于所述启动电路连接，所述启动电路与所述主体电路连接；相较于传统的带隙基准电路，本发明通过使用伪电源电路技术，提高了带隙基准电压源的电源抑制比，使得基准电压源在电源电压变化时仍能保持稳定；并通过主体电路减小电路中温度系数的线性分量和非线性分量对基准电压的影响，使得带隙基准在宽温度范围内具有较低的温度漂移系数，这对于保持基准电压的稳定性至关重要；并且在不增加电路的规模的前提下，能够有效提高电源的稳定性和可靠性，提升电源整体性能。
-
公开(公告)号：CN116938230A
公开(公告)日：2023-10-24
申请号：CN202310825943.7
申请日：2023-07-06
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种双环路亚采样锁相环结构，其特征在于，包括：亚采样鉴相器SSPD、脉冲发生器PG、比例路径模块P‑Path、积分路径模块I‑Path、压控振荡器VCO、缓冲器BUFFER、鉴频鉴相器PFD、电荷泵CP和分频器Div；其中，本发明采用了比例路径模块P‑Path使得压控振荡器VCO的非线性敏感度显著降低，也使得电荷泵CP所需要的线性电压范围更小；还采用了积分路径模块I‑Path减小了电荷泄露效应对锁相环的影响，并且可以产生宽的控制电压调谐范围来覆盖期望的频率锁定范围，提高了锁相环的稳定性。比例路径可以快速响应外部扰动和变化，积分路径可以消除持续的干扰，从而实现更稳定的锁定状态。
-
公开(公告)号：CN116860052A
公开(公告)日：2023-10-10
申请号：CN202310562557.3
申请日：2023-05-16
Applicant: 西安电子科技大学芜湖研究院
IPC: G05F1/56
Abstract: 本发明公开了一种负反馈稳压电路及前端稳压电路，其中的负反馈稳压电路包括：第一电阻和第二电阻，二者串联后一端与结型场效应晶体管的源极相连接，另一端接地；第一三极管，基极连接于第一电阻和第二电阻之间，集电极与结型场效应晶体管的源极相连接；第二三极管和第三三极管，二者的基极相互连接，集电极均与第一三极管的发射极相连接，发射极均接地；且第三三极管的基极还有其自身的集电极相连接；第一NMOS管，栅极与第二三极管的集电极相连接，漏极与结型场效应晶体管的栅极相连接并通过一第三电阻后与结型场效应晶体管的源极相连接。本发明中的电路，能够实现输入电压较大范围内变化情况下的输出电压稳压，且结构简单。
-
公开(公告)号：CN116634297A
公开(公告)日：2023-08-22
申请号：CN202310568351.1
申请日：2023-05-18
Applicant: 西安电子科技大学
IPC: H04N25/772 , H03M1/12
Abstract: 本发明公开了一种相关双采样电路，包括信号采样电路和信号输出电路；其中，信号采样电路通过控制开关的通和断，分别对前级电路复位阶段和积分阶段的信号进行采样，利用电容上电荷不会发生突变的特性，实现复位信号和积分信号的相减运算，消除前级电路输出信号中的低频噪声、KTC噪声以及FPN噪声；信号输出电路对于降噪后有效信号的输出，通过一个接地开关、一个接基准电压开关和一个电容组成的电路，同样利用电容电荷不会发生突变的特性，将有效信号输出。该电路实现了相关双采样电路降噪的功能和降噪后有效信号的准确输出，提高输出信号的信噪比；同时还可以简化电路，减小整体电路的功耗、面积、噪声。
-
公开(公告)号：CN115348129B
公开(公告)日：2023-08-15
申请号：CN202210862115.6
申请日：2022-07-20
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.026 seconds)
