-
公开(公告)号：CN117459343A
公开(公告)日：2024-01-26
申请号：CN202311346240.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H04L12/40 , H03K5/24 , H03K17/687
Abstract: 本发明公开了一种适用于CAN的振铃抑制电路，包括减法器电路、振铃采样电路、振铃采样电路的复位电路以及动态比较器电路及其复位电路；所述减法器电路用于对总线信号做减法，得到纯净的振铃信号；所述振铃采样电路用于将得到的振铃信号进行峰值采样并保存；所述振铃采样电路的复位电路用于控制振铃采样电路的使能与复位功能；所述动态比较器电路及其复位电路用于将振铃采样电路得到的信号与参考电平作比较，进而输出信号控制MOS电阻导通，达到振铃抑制的目的。本发明采用动态比较器，不需要额外的外部控制信号，减少振铃抑制电路对总线的影响。通过振铃采样电路，用较简单的结构就可较好地保持振铃信号的峰值，同时降低了对器件工作频率的要求。
-
公开(公告)号：CN120034144A
公开(公告)日：2025-05-23
申请号：CN202510064108.5
申请日：2025-01-15
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种低延时的CAN接收电路的振铃去除结构，包括时间检测电路、比较器电路、边沿检测提取电路、减法器电路、延时采样电路，以及逻辑门和D触发器；所述时间检测电路用于检测输入信号的显性和隐性状态的持续时间；所述比较器电路用于对时间检测电路的输出信号进行放大和整形；所述边沿检测提取电路用于提取比较器电路的输出信号的上升沿和下降沿；所述减法器电路和延时采样电路用于延时补偿，补偿提取出的边沿信号和实际信号的相位差；逻辑门和D触发器用于整个电路结构的信号输出。本发明实现对输入接收信号的准确处理和稳定传输，减少因振铃信号导致的通信错误。
-
公开(公告)号：CN117453593A
公开(公告)日：2024-01-26
申请号：CN202311339459.X
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种摆率可调的低电磁辐射CAN总线发送器，包括N个高侧电流开关、N个高侧电流源、N个低侧电流开关和N个低侧电流源；电流源用于提供输出电流，高侧电流开关和低侧电流开关用于控制电流源的导通与关断，电流源的电流由功率管提供；高侧电流开关和低侧电流开关通过移位寄存器控制。本发明利用移位寄存器来控制多级电流开关，通过改变时钟频率来控制每一级电流开关的导通延迟，最终达实现摆率可控。由于移位寄存器的作用，相邻两级电流镜的延时固定，这个特点同时解决了CANH与CANL之间的不匹配问题，减弱了工艺因素对CANH与CANL的匹配度的影响，使CANH与CANL的对称性更好，减小共模不匹配引起的电磁辐射。
-
公开(公告)号：CN117348680A
公开(公告)日：2024-01-05
申请号：CN202311344846.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种适用于CAN总线的摆率控制电路，包括译码器U0、n个NMOS管、n个阻值为R的电阻和输出端的峰值保持电路U1共同构成了新型电阻阵列；所述峰值保持电路U1的输出端VO与电压跟随器U2的正相输入端相连，电压跟随器U2的反相输入端与输出端相连，并接入MOS器件M0的栅极；密勒电容CM的两端分别接入MOS器件M0的栅极与漏极；负载电容CL的一端连接MOS器件M0的漏极，另一端接地；负载电阻RL的一端接入输出节点VOUT，另一端接地。本发明能够过滤掉过冲电压，保持电阻阵列输出电压的稳定性；在高压功率MOS器件的输出端与输入端串接米勒电容，以稳定MOS器件漏极电流的摆率，进而稳定输出电压的变化速度，达到摆率控制的目的。
-
公开(公告)号：CN118041348A
公开(公告)日：2024-05-14
申请号：CN202410125251.6
申请日：2024-01-29
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明提供了一种改进的基于非等值尾电流的非线性编码的高线性度相位插值电路，包括：共用一组负载电阻的左右两个差分电路结构，每个差分电路结构内部包括多组差分放大器；每个差分电路结构的输入为一组互补时钟信号；每个差分控制对管受控制码控制，以控制对应的差分放大器或尾电流源导通或关闭，进而插值出相位范围内的离散时钟；所有尾电流源的尾电流局部呈线性，全局呈非线性；控制码的位数与插值个数非线性相关。本发明通过改进两个差分电路结构，从而减少了输入时钟相数，只需要输入四相时钟，就可以达到很高的线性度；并且改进了控制尾电流的编码方式，从而减轻了使用二进制编码在实际电路当中容易发生竞争和冒险所产生的毛刺问题。
-
Patent Agency Ranking
公开(公告)号：CN120074396A
公开(公告)日：2025-05-30
申请号：CN202510094562.5
申请日：2025-01-21
Applicant: 西安电子科技大学
IPC: H03F1/32 , H03F3/20 , G06N3/044 , G06N3/0464
Abstract: 本发明公开了一种基于深度学习的自适应功放线性化方法及设备，包括：获取待处理输入信号；采用训练好的混合网络模型对所述待处理输入信号进行处理，得到处理后的预失真信号；其中，训练好的混合网络模型以预设类别的数据作为训练数据集，对训练数据集中的样本进行选择，对被选择的样本和未被选择的样本赋予不同的权重，对初始的混合网络模型训练，并且在训练的不同阶段中，动态调整训练数据集中样本的权重，预设类别的数据包括输入信号、包络相关项、输入信号的超前项和时延项、包络相关项的超前项和时延项；将处理后的预失真信号输入至功率放大器进行放大，得到线性化后的输出信号。本发明能够提高功率放大器的线性度。
-
公开(公告)号：CN119690880A
公开(公告)日：2025-03-25
申请号：CN202411857799.6
申请日：2024-12-17
Applicant: 西安电子科技大学
Abstract: 一种RDMA网络下的队列存储管理系统，包括FPGA平台上运行的数据管理模块、网络传输模块、数据存储模块、队列管理模块；所述数据管理模块分别与网络传输模块、数据存储模块、队列管理模块双向互联；所述数据管理模块包括主控处理子模块，逻辑控制子模块，数据缓存子模块，数据检查及处理子模块；主控处理子模块分别与逻辑控制子模块、数据缓存子模块、数据检查及处理子模块双向互联，控制本系统的整体工作逻辑，包括数据存储管理和数据传输的调度、工作状态控制、系统资源的动态分配及异常状态处理与容错机制启动；可以更灵活的部署在各种应用场景；对于接口的多级抽象，将网络层队列处理及存储层队列处理对于用户层级隐藏，用户无需关心数据传输过程中如何处理队列，只需要关心指令传输的正确性即可，进一步提高了系统的易部署性、易用性，具有运行高效，部署灵活，可用性高的优点。
-
公开(公告)号：CN117677213A
公开(公告)日：2024-03-08
申请号：CN202311666533.9
申请日：2023-12-06
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于结构共享的模拟信号链路，包括探测阵列、电流检测读出阵列以及CDS电路阵列，探测阵列包括多个探测单元，电流检测读出阵列包括多个读出单元，CDS电路阵列包括多个CDS单元；探测单元用于将光信号转换为微小电流信号；读出单元用于对探测单元输出的微小电流信号进行放大并转换为电压信号；CDS单元用于对电压信号进行降噪处理，输出降噪后的信号；其中，每四个探测单元分时复用一个读出单元以及一个CDS单元，以形成一个复用结构；且多个探测单元和多个CDS单元均采用同相端半边结构共享的方案。该电路可以实现在相同芯片面积下，高分辨率成像显示，或在相同探测器阵列规模下，小面积、低功耗的检测阵列设计。
-
公开(公告)号：CN116958046A
公开(公告)日：2023-10-27
申请号：CN202310679958.7
申请日：2023-06-08
Applicant: 西安电子科技大学
IPC: G06T7/00 , G06V10/40 , G06V10/764 , G06V10/766 , G06V10/774 , G06V10/80 , G06V10/82 , G06N3/045 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种基于深度学习的屏幕Mura检测方法及设备，该方法包括：获取显示屏面板图像；将显示屏面板图像输入预训练的屏幕Mura检测模型的主干网络，得到多个不同尺度的特征图；预训练的屏幕Mura检测模型是采用包含EIOU损失函数的目标损失函数和训练集，对初始屏幕Mura检测模型进行训练得到的；将多个不同尺度的特征图输入预训练的屏幕Mura检测模型的注意力网络，得到注意力加权后的特征图；将注意力加权后的特征图输入预训练的屏幕Mura检测模型的颈部网络，得到多个不同尺度的融合特征图；将多个不同尺度的融合特征图输入预训练的屏幕Mura检测模型的多层检测头，得到显示屏面板图像中包含的Mura缺陷的种类和位置信息。本发明可提高检测Mura缺陷的速度和准确度。
-
公开(公告)号：CN116736920A
公开(公告)日：2023-09-12
申请号：CN202310577311.3
申请日：2023-05-22
Applicant: 西安电子科技大学
IPC: G05F1/56
Abstract: 本发明涉及一种采用N型调整管的高压LDO模块，包括：误差放大器、缓冲器、两个RC串联模型、N型调整管MN；误差放大器输入反馈电压信号和基准电压信号，放大后输出放大低压信号；缓冲器将放大低压信号转换成高压信号后输入N型调整管MN的栅级；N型调整管MN的漏极作为LDO模块的输入端，源极作为LDO模块的输出端。反馈电阻RF2的第二端连接接地端；两个RC串联模型，其一串接在误差放大器的输出端和接地端之间；其二串接在N型调整管MN的栅级和源极之间。本发明采用N型调整管，N型调整管载流子迁移率较高，误差放大器也使用NMOS管作为差分输入对管，减小了高压LDO模块的版图面积。两个RC串联模型共同对电路的零极点进行调制，优化了电路的相位裕度。
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.03 seconds)
