公开(公告)号：CN115792359A

公开(公告)日：2023-03-14

申请号：CN202211615821.7

申请日：2022-12-15

Applicant: 西安电子科技大学芜湖研究院

Inventor： 刘伟峰 ,  艾科 ,  魏小可 ,  张泽鋆 ,  吴佳 ,  何滇 ,  徐嘉雯

IPC: G01R19/25 ,  G01R19/00

Abstract: 本发明公开了H桥电流检测电路，H桥的第一功率管的漏极和栅极分别与第一低端管的漏极和栅极相连接，第二功率管的源极和栅极分别与第二低端管的源极和栅极相连接，且第一功率管的源极与第二功率管的漏极相连接；电流检测电路包括：NMOS电流镜，输入端与第一低端管的源极相连接；PMOS电流镜，输入端与第二低端管的漏极相连接；运算放大器，NMOS电流镜的输出端以及PMOS电流镜的输出端均与运算放大器的反相输入端相连接，运算放大器的反相输入端的输出端之间还连接有电流检测电阻；运算放大器的反相输入端电压被钳位为运算放大器的正相输入端电压。本发明中的电路，结构简单，且电流检测电阻上的损耗较小，检测精度较高。

公开(公告)号：CN116938230A

公开(公告)日：2023-10-24

申请号：CN202310825943.7

申请日：2023-07-06

Applicant: 西安电子科技大学

Inventor： 刘伟峰 ,  高少航 ,  张泽鋆

IPC: H03L7/07 ,  H03L7/087 ,  H03L7/099 ,  H03L7/089 ,  H03L7/091 ,  H03L7/093

Abstract: 本发明公开了一种双环路亚采样锁相环结构，其特征在于，包括：亚采样鉴相器SSPD、脉冲发生器PG、比例路径模块P‑Path、积分路径模块I‑Path、压控振荡器VCO、缓冲器BUFFER、鉴频鉴相器PFD、电荷泵CP和分频器Div；其中，本发明采用了比例路径模块P‑Path使得压控振荡器VCO的非线性敏感度显著降低，也使得电荷泵CP所需要的线性电压范围更小；还采用了积分路径模块I‑Path减小了电荷泄露效应对锁相环的影响，并且可以产生宽的控制电压调谐范围来覆盖期望的频率锁定范围，提高了锁相环的稳定性。比例路径可以快速响应外部扰动和变化，积分路径可以消除持续的干扰，从而实现更稳定的锁定状态。

公开(公告)号：CN116860052A

公开(公告)日：2023-10-10

申请号：CN202310562557.3

申请日：2023-05-16

Applicant: 西安电子科技大学芜湖研究院

Inventor： 刘伟峰 ,  魏小可 ,  张泽鋆 ,  艾科 ,  何滇 ,  查梦凡

IPC: G05F1/56

Abstract: 本发明公开了一种负反馈稳压电路及前端稳压电路，其中的负反馈稳压电路包括：第一电阻和第二电阻，二者串联后一端与结型场效应晶体管的源极相连接，另一端接地；第一三极管，基极连接于第一电阻和第二电阻之间，集电极与结型场效应晶体管的源极相连接；第二三极管和第三三极管，二者的基极相互连接，集电极均与第一三极管的发射极相连接，发射极均接地；且第三三极管的基极还有其自身的集电极相连接；第一NMOS管，栅极与第二三极管的集电极相连接，漏极与结型场效应晶体管的栅极相连接并通过一第三电阻后与结型场效应晶体管的源极相连接。本发明中的电路，能够实现输入电压较大范围内变化情况下的输出电压稳压，且结构简单。

公开(公告)号：CN116317490A

公开(公告)日：2023-06-23

申请号：CN202310497231.7

申请日：2023-05-05

Applicant: 西安电子科技大学

Inventor： 刘伟峰 ,  张泽鋆 ,  魏小可 ,  艾科

IPC: H02M1/088 ,  H02M3/07

Abstract: 本发明公开了一种集成式半桥驱动模块，包括驱动电路，所述驱动电路的两个输出端分别接到高边功率管、低边功率管的栅极，通过对高边功率管、低边功率管的栅极的充电、放电，对高边功率管、低边功率管的栅极实现开、关的功能。本发明省去高压电平移位电路，将高低边驱动电路两个电路模块整合为一个电路模块，使得驱动电路即可产生符合高低边功率管要求的两种栅极信号，无需对高边控制信号进行电平移位并省去了多级反相器结构的驱动电路。

公开(公告)号：CN116736920A

公开(公告)日：2023-09-12

申请号：CN202310577311.3

申请日：2023-05-22

Applicant: 西安电子科技大学

Inventor： 刘伟峰 ,  张泽鋆 ,  魏小可 ,  高少航

IPC: G05F1/56

Abstract: 本发明涉及一种采用N型调整管的高压LDO模块，包括：误差放大器、缓冲器、两个RC串联模型、N型调整管MN；误差放大器输入反馈电压信号和基准电压信号，放大后输出放大低压信号；缓冲器将放大低压信号转换成高压信号后输入N型调整管MN的栅级；N型调整管MN的漏极作为LDO模块的输入端，源极作为LDO模块的输出端。反馈电阻RF2的第二端连接接地端；两个RC串联模型，其一串接在误差放大器的输出端和接地端之间；其二串接在N型调整管MN的栅级和源极之间。本发明采用N型调整管，N型调整管载流子迁移率较高，误差放大器也使用NMOS管作为差分输入对管，减小了高压LDO模块的版图面积。两个RC串联模型共同对电路的零极点进行调制，优化了电路的相位裕度。