-
公开(公告)号：CN113422605B
公开(公告)日：2023-08-22
申请号：CN202110763310.9
申请日：2021-07-06
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H03M1/10
摘要： 本发明公开了一种溢出校准电路、模数转换器及模数转换方法，基于流水线型ADC第一子级和第二子级输出的数字码同时进行溢出判断，并将判断的结果传输到校准输出电路进行校准，在发生下溢出的时候将校准输出电路的输出全部置0，在发生上溢出的时候将校准输出电路的输出全部置1，完成溢出判断，并校准输出。如果存在因误差导致的溢出判断比较器判断结果出错，可以在溢出判断电路和校准输出电路校准判断失误的溢出位，保证电路的正常输出。
-
公开(公告)号：CN113489491A
公开(公告)日：2021-10-08
申请号：CN202110785744.9
申请日：2021-07-12
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H03M1/10
摘要： 本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。
-
公开(公告)号：CN113489491B
公开(公告)日：2024-06-04
申请号：CN202110785744.9
申请日：2021-07-12
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H03M1/10
摘要： 本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。
-
公开(公告)号：CN117459343A
公开(公告)日：2024-01-26
申请号：CN202311346240.2
申请日：2023-10-17
申请人： 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC分类号： H04L12/40 , H03K5/24 , H03K17/687
摘要： 本发明公开了一种适用于CAN的振铃抑制电路，包括减法器电路、振铃采样电路、振铃采样电路的复位电路以及动态比较器电路及其复位电路；所述减法器电路用于对总线信号做减法，得到纯净的振铃信号；所述振铃采样电路用于将得到的振铃信号进行峰值采样并保存；所述振铃采样电路的复位电路用于控制振铃采样电路的使能与复位功能；所述动态比较器电路及其复位电路用于将振铃采样电路得到的信号与参考电平作比较，进而输出信号控制MOS电阻导通，达到振铃抑制的目的。本发明采用动态比较器，不需要额外的外部控制信号，减少振铃抑制电路对总线的影响。通过振铃采样电路，用较简单的结构就可较好地保持振铃信号的峰值，同时降低了对器件工作频率的要求。
-
公开(公告)号：CN115348129B
公开(公告)日：2023-08-15
申请号：CN202210862115.6
申请日：2022-07-20
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
公开(公告)号：CN113422605A
公开(公告)日：2021-09-21
申请号：CN202110763310.9
申请日：2021-07-06
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H03M1/10
摘要： 本发明公开了一种溢出校准电路、模数转换器及模数转换方法，基于流水线型ADC第一子级和第二子级输出的数字码同时进行溢出判断，并将判断的结果传输到校准输出电路进行校准，在发生下溢出的时候将校准输出电路的输出全部置0，在发生上溢出的时候将校准输出电路的输出全部置1，完成溢出判断，并校准输出。如果存在因误差导致的溢出判断比较器判断结果出错，可以在溢出判断电路和校准输出电路校准判断失误的溢出位，保证电路的正常输出。
-
公开(公告)号：CN117348680A
公开(公告)日：2024-01-05
申请号：CN202311344846.2
申请日：2023-10-17
申请人： 西安电子科技大学芜湖研究院 , 西安电子科技大学
摘要： 本发明公开了一种适用于CAN总线的摆率控制电路，包括译码器U0、n个NMOS管、n个阻值为R的电阻和输出端的峰值保持电路U1共同构成了新型电阻阵列；所述峰值保持电路U1的输出端VO与电压跟随器U2的正相输入端相连，电压跟随器U2的反相输入端与输出端相连，并接入MOS器件M0的栅极；密勒电容CM的两端分别接入MOS器件M0的栅极与漏极；负载电容CL的一端连接MOS器件M0的漏极，另一端接地；负载电阻RL的一端接入输出节点VOUT，另一端接地。本发明能够过滤掉过冲电压，保持电阻阵列输出电压的稳定性；在高压功率MOS器件的输出端与输入端串接米勒电容，以稳定MOS器件漏极电流的摆率，进而稳定输出电压的变化速度，达到摆率控制的目的。
-
公开(公告)号：CN116708073A
公开(公告)日：2023-09-05
申请号：CN202310775648.5
申请日：2023-06-28
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种双重共模抑制接收电路，包括第一级共模抑制电路、第二级全差分运放构成的同相比例放大器、第三级引入失配的迟滞比较器以及第四级输出缓冲器；级间相互之间采用直接耦合，输入的总线电平经过第一级共模抑制电路后，经过衰减后共模电平范围取决于全差分运算放大器的共模摆幅以及最大共模电压，信号经过全差分运算放大器构成的同相比例放大器之后，共模电平将会被稳定，同时第二级全差分运放构成的同相比例放大器的差分信号将会被传递到迟滞比较器，经过迟滞比较器后输出数字逻辑电平；所述迟滞比较器的输出端口连接反相器链构成的输出缓冲器。本发明在保证准确接收显性和隐形电平的同时简化了电路结构，降低了电路的总体功耗。
-
公开(公告)号：CN115348129A
公开(公告)日：2022-11-15
申请号：CN202210862115.6
申请日：2022-07-20
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
公开(公告)号：CN113433998B
公开(公告)日：2022-06-24
申请号：CN202110763311.3
申请日：2021-07-06
申请人： 西安电子科技大学芜湖研究院
IPC分类号： G05F1/56
摘要： 本发明公开了一种功率驱动器，包括驱动电路和自举电路，自举电路包括MOS管M5，MOS管M5的源极和栅极均由外部电源VM供电，MOS管M5的漏极接驱动电路中自举电容Cb的高压端。本发明中功率驱动器的自举电路使用外部电源VM对驱动电路中的自举电容充电，在使用较高的外部电源VM时，避免了二极管的堆叠，同时也降低了线性稳压器LDO的设计难度，减小了LDO的功耗和产热。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.041 秒)
