公开(公告)号：CN110098258B

公开(公告)日：2024-10-01

申请号：CN201910087496.3

申请日：2019-01-29

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  町田信夫 ,  新井耕一 ,  久田贤一 ,  山下泰典 ,  江口聪司 ,  宫本广信 ,  酒井敦 ,  永久克己

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各实施例涉及半导体器件及其制造方法。在作为SiC衬底的半导体衬底上形成漂移层。漂移层包括第一至第三n型半导体层和p型杂质区域。在此，第二n型半导体层的杂质浓度高于第一n型半导体层的杂质浓度和第三n型半导体层的杂质浓度。而且，在平面图中，位于彼此相邻的p型杂质区域之间的第二半导体层与在沟槽中形成的栅极电极的至少一部分重叠。

公开(公告)号：CN110010687B

公开(公告)日：2024-01-05

申请号：CN201811654142.4

申请日：2018-12-26

Applicant: 瑞萨电子株式会社

Inventor： 酒井敦 ,  永久克己 ,  江口聪司 ,  町田信夫 ,  新井耕一 ,  冈本康宏 ,  久田贤一 ,  山下泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。

公开(公告)号：CN117525150A

公开(公告)日：2024-02-06

申请号：CN202311759387.4

申请日：2018-12-26

Applicant: 瑞萨电子株式会社

Inventor： 酒井敦 ,  永久克己 ,  江口聪司 ,  町田信夫 ,  新井耕一 ,  冈本康宏 ,  久田贤一 ,  山下泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。

公开(公告)号：CN109545669A

公开(公告)日：2019-03-29

申请号：CN201811107155.X

申请日：2018-09-21

Applicant: 瑞萨电子株式会社

Inventor： 藤井裕二 ,  久田贤一 ,  山下泰典

IPC: H01L21/04 ,  H01L29/45

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/0485 ,  H01L21/28052 ,  H01L29/4236 ,  H01L29/4975 ,  H01L29/6606 ,  H01L29/66734 ,  H01L29/781 ,  H01L29/7813 ,  H01L29/45

Abstract: 用于制造半导体器件的方法包括以下步骤：在接触孔的底表面上方形成金属膜(Ni膜)，所述接触孔在底表面处暴露包括SiC的部分，并且执行热处理以通过金属膜MT和包括SiC的部分的硅化反应在所述接触孔处的底表面处形成硅化物膜。而且，热处理步骤是在SiC衬底的表面上照射激光束的步骤。作为热处理，使用穿过SiC并被金属(Ni等)吸收的激光束进行退火。

公开(公告)号：CN117690926A

公开(公告)日：2024-03-12

申请号：CN202311111447.1

申请日：2023-08-31

Applicant: 瑞萨电子株式会社

Inventor： 大原隆裕 ,  新井耕一 ,  山下泰典 ,  八岛秀幸

IPC: H01L27/07 ,  H01L21/8234 ,  H01L21/336 ,  H01L29/78

Abstract: 本公开涉及一种半导体器件及其制造方法，其中半导体器件包括：半导体衬底；第一绝缘膜，形成在外围区域中的半导体衬底的上表面上，以在平面图中围绕单元区域；以及电阻元件，形成在第一绝缘膜上，以在平面图中围绕单元区域。具有比第一绝缘膜的厚度薄的厚度的第二绝缘膜形成在外围区域中的半导体衬底的上表面上。虚设图案被形成为从第二绝缘膜之上的部分到第一绝缘膜之上的部分，以覆盖第二绝缘膜与第一绝缘膜之间存在的台阶。

公开(公告)号：CN110098258A

公开(公告)日：2019-08-06

申请号：CN201910087496.3

申请日：2019-01-29

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  町田信夫 ,  新井耕一 ,  久田贤一 ,  山下泰典 ,  江口聪司 ,  宫本广信 ,  酒井敦 ,  永久克己

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各实施例涉及半导体器件及其制造方法。在作为SiC衬底的半导体衬底上形成漂移层。漂移层包括第一至第三n型半导体层和p型杂质区域。在此，第二n型半导体层的杂质浓度高于第一n型半导体层的杂质浓度和第三n型半导体层的杂质浓度。而且，在平面图中，位于彼此相邻的p型杂质区域之间的第二半导体层与在沟槽中形成的栅极电极的至少一部分重叠。

公开(公告)号：CN107546270B

公开(公告)日：2022-05-03

申请号：CN201710475891.X

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 山下泰典 ,  新井耕一 ,  久田贤一

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种半导体器件及其制造方法。在半导体器件中，在形成在沟槽的内壁上/上方的栅极绝缘膜中，使得形成为覆盖沟槽的角部的栅极绝缘膜的一部分的膜厚度比形成在沟槽的侧面上/上方的栅极绝缘膜部分的一部分的膜厚度更厚。

公开(公告)号：CN110010687A

公开(公告)日：2019-07-12

申请号：CN201811654142.4

申请日：2018-12-26

Applicant: 瑞萨电子株式会社

Inventor： 酒井敦 ,  永久克己 ,  江口聪司 ,  町田信夫 ,  新井耕一 ,  冈本康宏 ,  久田贤一 ,  山下泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。

公开(公告)号：CN107546270A

公开(公告)日：2018-01-05

申请号：CN201710475891.X

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 山下泰典 ,  新井耕一 ,  久田贤一

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7813 ,  H01L21/02164 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/02529 ,  H01L21/049 ,  H01L21/31111 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/513 ,  H01L29/66068 ,  H01L29/66734

Abstract: 本发明提供一种半导体器件及其制造方法。在半导体器件中，在形成在沟槽的内壁上/上方的栅极绝缘膜中，使得形成为覆盖沟槽的角部的栅极绝缘膜的一部分的膜厚度比形成在沟槽的侧面上/上方的栅极绝缘膜部分的一部分的膜厚度更厚。