公开(公告)号：CN1123470A

公开(公告)日：1996-05-29

申请号：CN95118446.6

申请日：1995-09-13

Applicant: 株式会社东芝

Inventor： 吉见信 ,  稻叶聪 ,  村越笃 ,  寺内卫 ,  执行直之 ,  松下嘉明 ,  青木正身 ,  滨本毅司 ,  石桥裕 ,  尾崎彻 ,  H·川口谷 ,  松泽一也 ,  有隅修 ,  西山彰

IPC: H01L29/78 ,  H01L27/108 ,  H01L27/12 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66666 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78618 ,  H01L29/78681

Abstract: 一种半导体器件结构及制造方法，在改善MOSFET、MOSSIT和MISFET等绝缘栅晶体管的漏击穿电压时降低漏电流，改善存储单元如用这些晶体管作开关晶体管的DRAM的保持特性，改善传输门中栅氧化膜的可靠性，具体地，在SOI·IG-器件的源区或漏区内部形成窄带隙半导体如SixGe1-x、SixSn1-x、PbS。选择窄带隙半导体区在SOI膜中的位置和/或摩尔百分比，或选择杂质元素，补偿晶格失配，抑制缺陷的产生。

公开(公告)号：CN1052817C

公开(公告)日：2000-05-24

申请号：CN95118446.6

申请日：1995-09-13

Applicant: 株式会社东芝

Inventor： 吉见信 ,  稻叶聪 ,  村越笃 ,  寺内卫 ,  执行直之 ,  松下嘉明 ,  青木正身 ,  滨本毅司 ,  石桥裕 ,  尾崎彻 ,  H·川口谷 ,  松泽一也 ,  有隅修 ,  西山彰

IPC: H01L29/78 ,  H01L27/108 ,  H01L27/12 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66666 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78618 ,  H01L29/78681

Abstract: 一种半导体器件结构及制造方法，在改善MOSFET、MOSSIT和MISFET等绝缘栅晶体管的漏击穿电压时降低漏电流，改善存储单元如用这些晶体管作开关晶体管的DRAM的保持特性，改善传输门中栅氧化膜的可靠性。具体地，在SOI·IG-器件的源区或漏区内部形成窄带隙半导体如SixGe1-x、SixSn1-x、PbS。选择窄带隙半导体区在SOI膜中的位置和/或摩尔百分比，或选择杂质元素，补偿晶格失配，抑制缺陷的产生。

公开(公告)号：CN102347334A

公开(公告)日：2012-02-08

申请号：CN201110205288.2

申请日：2011-07-21

Applicant: 株式会社东芝

Inventor： 尾崎彻 ,  野口充宏 ,  前川英明 ,  间下浩充 ,  田口尚文 ,  小林和人 ,  向井英史 ,  新田博行

IPC: H01L27/115 ,  H01L21/768 ,  H01L21/8247

CPC classification number: H01L27/11521

Abstract: 本发明涉及半导体存储器件及其制造方法。存储器基元阵列包括沿第一方向设置的存储器串。字线和选择栅极线沿与所述第一方向垂直的第二方向延伸。所述选择栅极线也沿所述第二方向延伸。所述字线具有沿所述第一方向的第一线宽并被设置为在其间具有第一距离。所述选择栅极线包括：沿所述第一方向的第一互连，所述第一互连具有大于所述第一线宽的第二线宽；以及第二互连，其从所述第一互连的端部延伸，所述第二互连具有与所述第一线宽相同的第三线宽。邻近所述选择栅极线的第一字线被设置为具有距所述第二互连的第二距离，所述第二距离具有的值是所述第一距离的(4N+1)倍(N为大于等于1的整数)。