水平环绕式栅极器件改善的通道均匀性

    公开(公告)号:CN120051855A

    公开(公告)日:2025-05-27

    申请号:CN202380073193.0

    申请日:2023-09-06

    Abstract: 一种在基板上形成多层半导体器件的方法包括:形成多个交替的由一第一材料组成的第一层和由第二材料形成的第二层的超晶格;去除超晶格的第二层;蚀刻第一材料层以由其形成修整的第一层,其中从第一层中的不同第一层去除的材料的数量是不同的量;在第一层上方形成覆盖层;测量在第一层中的不同第一层上形成的覆盖层之间的距离、在修整的第一层中的不同修整的第一层上形成的覆盖层中的不同覆盖层的厚度、和修整的第一层中的不同修整的第一层与其上方形成的覆盖层的组合厚度中的不同厚度中的至少一者;以及基于测量的差值,计算蚀刻的第一层的新厚度。

    环绕式栅极晶体管和形成方法
    2.
    发明公开

    公开(公告)号:CN118339648A

    公开(公告)日:2024-07-12

    申请号:CN202280079482.7

    申请日:2022-10-30

    Abstract: 本文中的方法提供了用于形成最佳化的环绕式栅极晶体管的装置和方法。一种方法可以包括以下步骤:形成多个纳米片,每个纳米片包括多个交替的第一层和第二层;以及蚀刻所述多个纳米片,以使所述第二层相对于所述第一层横向凹陷。所述方法可以进一步包括以下步骤:通过以下步骤在凹陷的所述第二层之上形成内部间隔件:沿着所述多个纳米片的每一者的暴露部分形成间隔材料;蚀刻所述间隔材料,以从所述多个纳米片的每一者的所述第一层移除所述间隔材料;以及在从所述多个纳米片的每一者的所述第一层移除所述间隔材料之后,对所述多个纳米片执行侧壁处理。

    处理动态随机存取存储器的方法
    4.
    发明公开

    公开(公告)号:CN114207808A

    公开(公告)日:2022-03-18

    申请号:CN202080056052.4

    申请日:2020-07-29

    Abstract: 描述形成DRAM位线以改进线边缘粗糙度(LER)并降低电阻的方法。所述方法包含以下步骤:将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中,以形成具有第二晶粒尺寸的非晶化位线金属层,所述第二晶粒尺寸小于第一晶粒尺寸。接着将膜堆叠物沉积于非晶化位线金属层上。蚀刻膜堆叠物和非晶化位线金属层,以于基板上形成图案化膜堆叠物。热退火基板上的图案化膜堆叠物。

Patent Agency Ranking