-
公开(公告)号：CN111684604B
公开(公告)日：2023-08-18
申请号：CN201980011408.X
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。
-
公开(公告)号：CN116349006A9
公开(公告)日：2023-07-25
申请号：CN202180072875.0
申请日：2021-12-08
Applicant: 富士电机株式会社
IPC: H01L21/8234
Abstract: 本发明提供一种半导体装置，具备晶体管部，所述半导体装置具备：第一导电型的漂移区，其设置于半导体基板；多个沟槽部，其从半导体基板的正面延伸至漂移区；第一导电型的发射区，其设置为在半导体基板的正面，从多个沟槽部中的沟槽部延伸至相邻的沟槽部，并且掺杂浓度高于漂移区的掺杂浓度；以及第二导电型的沟槽底部，其设置于沟槽部的下端，晶体管部在俯视时具有不设置沟槽底部的电子通过区。
-
公开(公告)号：CN115443542A
公开(公告)日：2022-12-06
申请号：CN202180030559.7
申请日：2021-06-09
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/322 , H01L21/329 , H01L21/265 , H01L29/06 , H01L29/739 , H01L21/336 , H01L29/861 , H01L29/868
Abstract: 本发明提供一种半导体装置的制造方法，其具备如下注入工序：从半导体基板的注入面向第一注入位置注入第一导电型的第一掺杂剂，在注入第一掺杂剂后，从半导体基板的注入面向距注入面的距离比第一注入位置距注入面的距离更大的第二注入位置注入第一导电型的第二掺杂剂。第一注入位置和第二注入位置可以配置在缓冲区。
-
公开(公告)号：CN111886682A
公开(公告)日：2020-11-03
申请号：CN201980021045.8
申请日：2019-10-11
Applicant: 富士电机株式会社
IPC: H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78
Abstract: 提供一种半导体装置，在深度方向上，氢浓度分布具有第一氢浓度峰和第二氢浓度峰，施主浓度分布具有第一施主浓度峰和第二施主浓度峰，第一氢浓度峰和第一施主浓度峰配置于第一深度，第二氢浓度峰和第二施主浓度峰配置于第二深度，该第二深度以下表面为基准时比第一深度深，各浓度峰具有浓度值随着从下表面朝向上表面而增大的上行斜坡，用第二氢浓度峰的上行斜坡的斜率将第二施主浓度峰的上行斜坡的斜率归一化而得的值小于用第一氢浓度峰的上行斜坡的斜率将第一施主浓度峰的上行斜坡的斜率归一化而得的值。
-
公开(公告)号：CN117995902A
公开(公告)日：2024-05-07
申请号：CN202311378369.1
申请日：2023-10-23
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/08
Abstract: 本发明提供一种半导体装置，在半导体装置中，优选具有抑制缺陷区域对晶体管部造成的影响并且容易小型化的结构。在半导体装置中，晶体管部与二极管部之间的边界区具有：第一部分，其与晶体管部相接，不设置寿命调整区；以及第二部分，其与二极管部相接，供二极管部的寿命调整区延伸设置，第一方向上的寿命抑制剂的密度分布具有寿命抑制剂的密度从边界区的第二部分朝向第一部分减少的横斜坡，在第一方向上，第一部分的宽度小于第二部分的宽度，在第一方向上，第一部分的宽度为横斜坡的宽度以上。
-
Patent Agency Ranking
公开(公告)号：CN117561611A
公开(公告)日：2024-02-13
申请号：CN202380012488.7
申请日：2023-01-17
Applicant: 富士电机株式会社
IPC: H01L29/78
Abstract: 本发明提供半导体装置(100)，其具备：多个沟槽部，其包括栅极沟槽部(G)和虚设沟槽部(E)，且从半导体基板(10)的上表面起设置到比基区(14)更靠下方的位置；第二导电型的第一下端区(202)，其与包括栅极沟槽部在内的两个以上的沟槽部的下端相接地设置；第二导电型的阱区(11)，其在俯视下配置在与第一下端区不同的位置，从半导体基板的上表面起设置到比基区更靠下方的位置，并且掺杂浓度比基区的掺杂浓度高；第二导电型的第二下端区(205)，其在俯视下，在第一下端区与阱区之间，与第一下端区和阱区分离地设置，并且与包括栅极沟槽部在内的一个以上的沟槽部的下端相接地设置。
-
公开(公告)号：CN116348995A9
公开(公告)日：2023-08-04
申请号：CN202280007098.6
申请日：2022-05-18
Applicant: 富士电机株式会社
IPC: H01L21/336
Abstract: 本发明提供一种半导体装置(100)，其具备：第一导电型的发射区(12)，其与栅极沟槽部(40)接触；第二导电型的接触区(15)，其在栅极沟槽部的长度方向上与发射区交替地配置；第一沟槽接触部(54-1)，其设置到接触区的内部；第二沟槽接触部(54-2)，其设置到发射区的内部；第二导电型的第一插塞部(201)，其被设置为与第一沟槽接触部的下端接触，且浓度比基区的浓度高；以及第二导电型的第二插塞部(202)，其被设置为与第二沟槽接触部的下端接触，并设置到比第一插塞部更靠下表面侧的位置，且浓度比基区的浓度高。
-
公开(公告)号：CN115207114A
公开(公告)日：2022-10-18
申请号：CN202210347147.2
申请日：2022-04-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/36 , H01L21/331 , H01L21/265
Abstract: 本发明提供半导体装置和制造方法，在深度方向上较长地形成高浓度区。半导体装置设置有IGBT，并具备：半导体基板，其具有上表面和下表面，且整体地分布有体施主；氢峰，其氢化学浓度示出极大值，并包含在深度方向上距半导体基板的下表面25μm以上而配置的顶点、氢化学浓度从顶点朝向上表面减小的上侧拖尾、以及氢化学浓度从顶点朝向下表面且比上侧拖尾平缓地减小的下侧拖尾；以及第一高浓度区，其施主浓度高于体施主浓度且包含从氢峰的顶点朝向上表面延伸4μm以上的区域。
-
公开(公告)号：CN113519062B
公开(公告)日：2025-02-07
申请号：CN202080017821.X
申请日：2020-08-31
Applicant: 富士电机株式会社
Abstract: 提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的蓄积区，其设置于基区与漂移区之间，且掺杂浓度比漂移区的掺杂浓度高；以及电场缓和区，其设置于基区与蓄积区之间，且掺杂浓度比蓄积区的掺杂浓度的峰低，电场缓和区与蓄积区之间的边界为蓄积区的峰的半值位置，电场缓和区的积分浓度为5E14cm‑2以上且5E15cm‑2以下。
-
公开(公告)号：CN116888741A
公开(公告)日：2023-10-13
申请号：CN202280016726.7
申请日：2022-08-25
Applicant: 富士电机株式会社
IPC: H01L29/78
Abstract: 本发明提供一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管具备：基区，其设置于发射区与漂移区之间；蓄积区，其设置于基区与漂移区之间，并且掺杂浓度比漂移区的掺杂浓度高；栅极沟槽部，其从半导体基板的上表面设置到比蓄积区更靠下方的位置为止；以及下端区域，其与栅极沟槽部的下端接触而设置，蓄积区具有掺杂浓度在深度方向上呈现最大值的第一浓度峰，第一浓度峰与下端区域之间在深度方向上的距离比第一浓度峰与基区之间在所述深度方向上的距离小。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.02 seconds)
