半导体装置
    1.
    发明授权

    公开(公告)号:CN106688104B

    公开(公告)日:2020-03-17

    申请号:CN201680002943.5

    申请日:2016-04-06

    Abstract: 若氢侵入半导体装置,则栅极结构的栅极电压阈值(Vth)会变化。本发明防止氢从位于半导体装置的端部的耐压结构部向半导体装置侵入。提供半导体装置,该半导体装置具备半导体基板,其具有有源区域和设置在所述有源区域的周围的耐压结构部;第1下部绝缘膜,其在所述半导体基板上设置于所述耐压结构部;以及第1保护膜,其设置在所述第1下部绝缘膜上,并且与所述半导体基板电绝缘,且对氢进行吸留。

    半导体装置
    2.
    发明公开

    公开(公告)号:CN110574169A

    公开(公告)日:2019-12-13

    申请号:CN201880028792.X

    申请日:2018-09-20

    Inventor: 原田祐一

    Abstract: 提供一种半导体装置,具备:半导体基板,其具有晶体管区;发射电极,其设置于半导体基板上;第一虚设沟槽部,其设置于半导体基板的晶体管区,且具有与发射电极电连接的虚设导电部;以及第一接触部,其设置于晶体管区的一部分的区域,并且使设置于晶体管区的第一导电型的半导体区与发射电极电连接,该晶体管区的一部分的区域为第一虚设沟槽部的长型部的端部与半导体基板的端部之间的区域。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN105874604B

    公开(公告)日:2019-03-19

    申请号:CN201580003622.2

    申请日:2015-07-15

    Abstract: 半导体装置具备:选择性地设置在n型碳化硅外延层(2)的相对于n+型碳化硅基板(1)侧的相反一侧的表面层的p+型区(3);由在n型碳化硅外延层(2)上形成金属‑半导体接合的源电极(13)和p+型区(3)构成的元件结构;包围所述元件结构的周边部的p‑型区(5a)和p‑‑型区(5b);隔着n型碳化硅外延层(2)包围该周边部的n+型沟道截断区的结构。n+型沟道截断区具有杂质浓度高的第二个n+型沟道截断区(17b)和内部包括第二个n+型沟道截断区(17b),且杂质浓度比第二个n+型沟道截断区(17b)低的第一个n+型沟道截断区(17a)。通过采用这样的结构能够实现高耐压和电流的低泄漏。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN106549045A

    公开(公告)日:2017-03-29

    申请号:CN201610718061.0

    申请日:2016-08-24

    Abstract: 提供抑制半导体装置的特性劣化并具有良好特性的半导体装置。半导体装置的源电极(8)具有由第一Ti膜(21)、第二TiN膜(22)、第二Ti膜导体装置的源电极(8)具有由第一TiN膜(20)、第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al-Si膜(24)依次层叠而成的结构。另外,半导体装置的第二保护膜(17)是聚酰胺膜。(23)、Al-Si膜(24)依次层叠而成的结构,或者半

    半导体装置
    5.
    发明授权

    公开(公告)号:CN110574169B

    公开(公告)日:2023-06-23

    申请号:CN201880028792.X

    申请日:2018-09-20

    Inventor: 原田祐一

    Abstract: 提供一种半导体装置,具备:半导体基板,其具有晶体管区;发射电极,其设置于半导体基板上;第一虚设沟槽部,其设置于半导体基板的晶体管区,且具有与发射电极电连接的虚设导电部;以及第一接触部,其设置于晶体管区的一部分的区域,并且使设置于晶体管区的第一导电型的半导体区与发射电极电连接,该晶体管区的一部分的区域为第一虚设沟槽部的长型部的端部与半导体基板的端部之间的区域。

    半导体装置
    9.
    发明授权

    公开(公告)号:CN111033751B

    公开(公告)日:2023-08-18

    申请号:CN201880052063.8

    申请日:2018-07-25

    Abstract: 提供一种半导体装置,具有:栅极流道部;以及设置于栅极流道部的下方的第1导电型的阱区,二极管区在半导体基板上具有多个第1接触部;第1导电型的阳极区;以及从半导体基板的下表面起设置到预先确定的深度范围的第2导电型的阴极区,阱区在第1方向上与二极管区接触,在将第1方向上相互对置的阱区的端部、多个第1接触部的至少1个第1接触部的端部和阴极区的端部虚拟地投影于半导体基板的上表面的情况下,作为阱区的端部与阴极区的端部之间的最短距离的第1距离比作为阱区的端部与至少1个第1接触部的端部之间的最短距离的第2距离大。

Patent Agency Ranking