-
公开(公告)号：CN1967795A
公开(公告)日：2007-05-23
申请号：CN200610149227.8
申请日：2006-11-17
Applicant: 夏普株式会社
IPC: H01L21/336 , H01L21/28 , H01L21/8247 , H01L29/788 , H01L29/49 , H01L27/115 , G11C16/02
CPC classification number: H01L29/7881 , B82Y10/00 , G11C16/349 , G11C16/3495 , G11C2216/08 , H01L21/28273 , H01L29/15 , H01L29/42324 , H01L29/4925 , H01L29/66825
Abstract: 已经提供一种纳米晶硅量子点子存储设备和相关的制造方法。该方法包括：形成覆盖在硅基片有源层上的栅(隧道)氧化物层；形成覆盖在栅氧化物层上的纳米晶硅存储薄膜；包括多晶硅(poly－Si)/二氧化硅层；形成覆盖在纳米晶硅存储薄膜上的控制氧化硅层；形成覆盖在控制氧化物层上的栅电极；并且，形成硅有源层中的源/漏区域。一方面，通过用化学气相沉积(CVD)过程沉积一层非晶硅(a－Si)而形成纳米晶硅存储薄膜，并且热氧化非晶硅层的一部分。通常，重复非晶硅沉积和氧化过程，形成多个多晶硅/二氧化硅层叠(即，2到5个多晶硅/二氧化硅层叠)。
-
公开(公告)号：CN1497705A
公开(公告)日：2004-05-19
申请号：CN03159896.X
申请日：2003-09-27
Applicant: 夏普株式会社
IPC: H01L21/82
CPC classification number: H01L27/24 , G11C11/5685 , G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/101
Abstract: 一种制造自对准交叉点存储阵列的方法包括：制备一衬底，包括形成任何支撑电极结构；在衬底上形成一p型阱区域；注入离子形成一深N+型区域；注入离子在N+型区域上形成一浅P+型区域从而形成P+/N结；在P+型区域沉积一阻挡金属层；在阻挡金属层沉积一底部电极层；在底部电极层沉积一牺牲层或氮化硅层；形成图形并对此结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；沉积氧化物填充沟槽；沉积一与剩余底部电极层自对准的PCMO层；沉积一顶部电极层；形成图形并对顶部电极层进行刻蚀；以及，完成存储阵列结构。
-
公开(公告)号：CN100511643C
公开(公告)日：2009-07-08
申请号：CN03159896.X
申请日：2003-09-27
Applicant: 夏普株式会社
IPC: H01L21/82
CPC classification number: H01L27/24 , G11C11/5685 , G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/101
Abstract: 一种制造自对准交叉点存储阵列的方法包括：制备一衬底，包括形成任何支撑电子结构结构；在衬底上形成一p型阱区域；注入离子形成一深N+型区域；注入离子在N+型区域上形成一浅P+型区域从而形成P+/N结；在P+型区域沉积一阻挡金属层；在阻挡金属层沉积一底部电极层；在底部电极层沉积一牺牲层或氮化硅层；形成图形并对此结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；沉积氧化物填充沟槽；沉积一与剩余底部电极层自对准的PCMO层；沉积一顶部电极层；形成图形并对顶部电极层进行刻蚀；以及，完成存储阵列结构。
-
公开(公告)号：CN1437250A
公开(公告)日：2003-08-20
申请号：CN03102933.7
申请日：2003-01-24
Applicant: 夏普株式会社
Inventor： 许胜藤 , 李宗霑 , 马哲申 , 道格拉斯·詹姆斯·特威特
IPC: H01L21/8238
CPC classification number: H01L21/823807 , H01L21/76224 , H01L21/823878
Abstract: 一种用于生产CMOS器件的方法，包括：在硅基底上外延附生地形成应变硅锗SiGe层，其中应变硅锗SiGe层具有锗含量；外延附生地在应变硅锗SiGe层上形成硅保护层；在硅保护层上形成栅氧化层；在栅氧化层上淀积第一多晶硅层；将H+离子注入到在应变硅锗SiGe层和硅基底的界面之下的深度；通过浅沟槽隔离(STI)形成沟槽，所述沟槽延伸到硅基底中；将获得的结构退火以便松弛应变硅锗SiGe层；在所述结构上淀积氧化物层和第二多晶硅层，由此填满沟槽；将在上述步骤之后获得的结构平面化到位于沟槽中的第二多晶硅层的部分的水平面的顶部。
-
Patent Agency Ranking
公开(公告)号：CN1263119C
公开(公告)日：2006-07-05
申请号：CN03102933.7
申请日：2003-01-24
Applicant: 夏普株式会社
Inventor： 许胜藤 , 李宗霑 , 马哲申 , 道格拉斯·詹姆斯·特威特
IPC: H01L21/8238
CPC classification number: H01L21/823807 , H01L21/76224 , H01L21/823878
Abstract: 一种用于生产CMOS器件的方法，包括：在硅基底上外延附生地形成应变硅锗SiGe层，其中应变硅锗SiGe层具有锗含量；外延附生地在应变硅锗SiGe层上形成硅保护层；在硅保护层上形成栅氧化层；在栅氧化层上淀积第一多晶硅层；将H+离子注入到在应变硅锗SiGe层和硅基底的界面之下的深度；通过浅沟槽隔离(STI)形成沟槽，所述沟槽延伸到硅基底中；将获得的结构退火以便松弛应变硅锗SiGe层；在所述结构上淀积氧化物层和第二多晶硅层，由此填满沟槽；将在上述步骤之后获得的结构平面化到位于沟槽中的第二多晶硅层的部分的水平面的顶部。
-
公开(公告)号：CN1574288A
公开(公告)日：2005-02-02
申请号：CN200410045714.0
申请日：2004-05-21
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1608 , H01L45/1625
Abstract: 提供不对称晶体结构存储单元及其制造方法。该方法包括：形成底部电极；在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层；邻近第一层形成具有纳米晶或非晶结构的EPVR第二层；以及覆在第一和第二EPVR层上形成顶部电极。EPVR材料包括CMR、高温超导体(HTSC)，或钙钛矿金属氧化物材料。在一种情况下，在550和700℃之间的温度范围内用金属有机旋涂(MOD)工艺淀积EPVR第一层。在小于或等于第一层的淀积温度的温度下形成EPVR第二层。在去除溶剂步骤之后，在小于或等于550℃的温度下形成MOD淀积的EPVR第二层。
-
公开(公告)号：CN1510162A
公开(公告)日：2004-07-07
申请号：CN200310123290.0
申请日：2003-12-22
Applicant: 夏普株式会社
IPC: C23C16/06 , C23C16/40 , H01L21/3205
CPC classification number: G11C13/0007 , C23C16/40 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1616
Abstract: MOCVD法用于形成含金属膜，含金属膜的通式是M’xM”(1－x)MyOz，其中，M’是选自La、Ce、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu和Gd的金属；M”是选自Mg、Ca、Sr、Ba、Pb、Zn和Cd的金属；M是选自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf和Ni的金属；x是0－1；y是0、1或2；z是1－7的整数。MOCVD法使用选自醇盐前体、β－二酮化物前体和羰基金属前体的前体组合，生成包括电阻记忆材料的含金属膜。
-
公开(公告)号：CN100423233C
公开(公告)日：2008-10-01
申请号：CN200410039794.9
申请日：2004-03-17
Applicant: 夏普株式会社
IPC: H01L21/822 , H01L27/10 , G11C11/00
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1683
Abstract: 本发明提供了一种交叉点型存储器阵列，包含：硅基底；在该基底之上形成的绝缘层；在该绝缘层中形成的纳米级沟槽；在该纳米级沟槽中在该硅基底之上形成的厚度为100nm-200nm的硅外延层；在该硅外延层之上形成的第1连接线；在该第1连接线之上形成的庞磁电阻层；在该庞磁电阻层的一部分之上形成的氮化硅层；以及与该氮化硅层邻接而在该庞磁电阻层之上形成的第2连接线。
-
公开(公告)号：CN1571140A
公开(公告)日：2005-01-26
申请号：CN200410039794.9
申请日：2004-03-17
Applicant: 夏普株式会社
IPC: H01L21/822 , H01L27/10 , G11C11/00
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1683
Abstract: 制造纳米级阻抗交叉点型存储器阵列的方法包括：准备硅基底；在该基底上沉积氧化硅直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在沟槽内沉积第1连接线；在沟槽内在该第1连接线之上沉积存储器阻抗层；在沟槽内在存储器阻抗层之上沉积第2连接线；然后完成存储器阵列。交叉点型存储器阵列，包括：硅基底；在该硅基底上形成的第1连接线；在该第1连接线上形成的特大磁阻层；在一部分该特大磁阻层上形成的氮化硅层；以及与该氮化硅层相邻而在该特大磁阻层上形成的第2连接线。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.025 seconds)
