一种基于斜入射的卫星电离总剂量解析分析方法

    公开(公告)号:CN115391713A

    公开(公告)日:2022-11-25

    申请号:CN202210838677.7

    申请日:2022-07-18

    Abstract: 本发明提出一种基于斜入射的卫星电离总剂量解析分析方法,考虑了斜入射带来的屏蔽厚度增厚、总剂量变低效应,显著降低电离总剂量数据。具体包括以下步骤:步骤一、根据卫星运行轨道参数分析卫星电离总剂量与垂直入射条件下等效屏蔽厚度的关系;步骤二、根据所述卫星电离总剂量与垂直入射条件下等效铝屏蔽厚度的关系获取所述卫星电离总剂量与垂直入射条件下等效屏蔽铝厚度关系的拟合公式及拟合系数;步骤三、利用所述拟合公式及拟合系数分析考虑斜入射效应的各向同性入射条件下的卫星电离总剂量与等效铝屏蔽厚度的计算公式;步骤四、根据所述计算公式分析卫星内部单机中器件的电离总剂量。

    一种三模冗余防护结构FPGA单粒子翻转失效概率的评估方法

    公开(公告)号:CN104462658B

    公开(公告)日:2017-07-28

    申请号:CN201410638260.1

    申请日:2014-11-06

    Abstract: 本发明公开了一种三模冗余防护结构FPGA单粒子翻转失效概率的评估方法,根据FPGA器件中划分的功能模块,将待评估的FPGA器件划分成多组,每个组包括三个具有相同比特位数的单元,由此模拟三模冗余防护结构,分别计算器件的单粒子本征翻转率和无防护时的失效率,最后得到带有三模冗余防护结构的失效概率,为抗单粒子效应的评估提供一套实用的理论方法,同时得到的失效概率能够真实反映三模冗余防护结果抗单粒子翻转性能。

    一种基于信号波形的空间中子甄别装置

    公开(公告)号:CN117368956A

    公开(公告)日:2024-01-09

    申请号:CN202311301341.8

    申请日:2023-10-09

    Abstract: 本发明提出一种基于信号波形的空间中子甄别装置,用于解决现有技术中无法将中子从空间带电粒子有效甄别的问题。包括前3He中子计数器、高压电源、低压电源、前收集电极电荷放大器、主放大器、甄别电路、成形整形电路、输出电路;所述前收集电极电荷放大器用于收集3He中子计数器的电荷,将电荷放大转化为电压,并将电压信号发送到主放大器;所述主放大器接收前收集电荷放大器的电压信号,并对电压信号进行滤波,提高信噪比,并将滤波后的电压信号发送到甄别电路;所述甄别电路将主放大器输出模拟信号转换为数字逻辑脉冲输出;所述成形整形电路接收来自甄别电路的甄别信号,产生标准的TTL信号;所述输出电路接收标准TTL信号,并将TTL信号进行计数处理。

    一种在轨微小空间碎片多参数测量探头及测量方法

    公开(公告)号:CN112304365B

    公开(公告)日:2022-07-05

    申请号:CN202011026809.3

    申请日:2020-09-25

    Abstract: 本发明涉及一种在轨微小空间碎片多参数测量探头及测量方法,本发明属于空间碎片监测测量领域,涉及一种在轨被动微小碎片尺寸、速度、质量多个参数测量方法,用于航天器在轨空间碎片测量载荷。本发明的包括前后薄膜传感器、前后电荷收集电极、电荷测量放大器以及高频脉冲计数器。前后薄膜上镀有金属膜,前薄膜后、后薄膜前装有等间距电荷收集丝,收集电极与薄膜间加负直流电压,用于收集微小碎片撞击到前后薄膜产生的电荷信号。前后薄膜产生的电荷被收集电极收集,并由电荷放大器放大为电压脉冲信号,由高频脉冲计数器测量前后薄膜上的撞击信号的时间差,获得速度和方向信息。由电荷量信号获得撞击碎片能量,结合速度可以得到空间碎片的质量。

    一种SRAM型FPGA单粒子软错误与电路失效率关系快速测定方法

    公开(公告)号:CN105869679A

    公开(公告)日:2016-08-17

    申请号:CN201610183678.7

    申请日:2016-03-28

    CPC classification number: G11C29/10 G11C29/56

    Abstract: 本发明涉及一种SRAM型FPGA单粒子软错误与电路失效率关系快速测定方法,步骤如下:(1)选定初始向配置区注入的翻转位数N;(2)随机选择FPGA配置区N位进行故障注入,运行FPGA,记录FPGA输出是否出现错误;(3)重复第(2)k次,直到失效率在30%到70%;(4)根据实际条件,按照最终选定的N,进行尽量多次的故障注入,获得较好的统计性,推荐注入以N位随机翻转的故障注入试验次数不的小于30次;(5)最终得到注入N位随机故障后电路失效率为λN,然后用1?(1?λN)M/N估计电路的失效率上限,得到电路设计的SEU数目M?电路失效率λM评估结果。采用本发明的方法通过次数很少的故障注入,即可对FPGA电路设计抗SEU性能作出有效评价,大大减少了实验的次数和评估的周期。

Patent Agency Ranking