-
公开(公告)号：CN113157035A
公开(公告)日：2021-07-23
申请号：CN202110268733.3
申请日：2021-03-12
Applicant: 北京中电华大电子设计有限责任公司
IPC: G05F1/56
Abstract: 本发明提出了一种静态功耗与驱动能力自适应的稳压源装置，该装置可以在大负载应用时提高驱动能力，在轻载或空载时有效降低LDO的静态功耗。LDO的功率管PM0的栅极VGATE与一个采样管PM1栅极连接，可以得到采样电流Isense与基准电流IREF0进行比较，得到模式控制信号VCTRL对功率管的衬底电压Vbulk进行配置，从而调整PM0的衬底电压，在大负载时，降低PM0阈值，提高驱动能力；在轻载或空载时，增大PM0阈值，降低LDO的静态功耗。
-
公开(公告)号：CN107766749B
公开(公告)日：2021-03-23
申请号：CN201711126167.2
申请日：2017-11-15
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F21/73
Abstract: 本发明提出了一种基于物理不可克隆功能电路的基础单元实现方式。该PUF电路的基础单元物理实现具有简单可靠，功耗低，易扩展和失效率低等特点，并具有较强的抗老化能力。该PUF基本单元由固定电阻与等效可变电阻并联的方式实现。在芯片加工过程中，由于采取特殊结构的等效可变电阻受半导体加工制程的影响，会导致其阻值波动较大，通过与固定电阻并联后得到并联阻值。通过读取电路读取每个PUF单元并联阻值的变化，可以转换为1bit的PUF数据。通过增加该PUF单元，复用或增加读出电路，可以得到任意位数的PUF数据输出。
-
公开(公告)号：CN104376357A
公开(公告)日：2015-02-25
申请号：CN201410427115.9
申请日：2014-08-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/073 , H01L23/552
Abstract: 本发明提出了一种智能卡抗光攻击方法。该方法主要是在芯片背面形成一层反射膜，反射膜对光具有较高高反射率，对智能卡背面光攻击产生防护作用。反射膜可以为金属，也可以为其它合成材料。形成反射膜的方法可以采用化学或者物理方法，比如金属膜，可以采用电子束对金属进行加热蒸发，在硅片wafer背面形成一层膜，也可以采用其它物理方法。
-
公开(公告)号：CN104463311A
公开(公告)日：2015-03-25
申请号：CN201410427373.7
申请日：2014-08-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/077
Abstract: 本发明提出一种改善非接触卡强场调制波形和调制深度的电路，在不改变其它电路的条件下，能够在强场获得更好的调制波形和调制深度。
-
公开(公告)号：CN112859997A
公开(公告)日：2021-05-28
申请号：CN202110150549.9
申请日：2021-02-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: G05F1/567
Abstract: 本发明为一种自校准的带隙基准电压三温TRIM的电路结构，应用于对基准电压温度系数要求较高的芯片中。随着芯片制造工艺进入纳米级，但电源电压往往不能同比例下降，导致MOS器件的漏电越来越严重。但是器件漏电模型的准确建立对工艺而言较为困难，目前许多工艺的器件漏电模型都不够准确。由于漏电大小受温度影响，漏电对带隙基准参考电压的温度系数产生了不可忽视的影响。漏电模型不够准确，带隙基准电路的设计遭遇了温度系数仿真结果与实际芯片测试结果差异很大的问题。这就需要在测试过程中对，带隙基准电压的温度系数进行trim。本设计提出了一种具有offset自校准功能的，实现带隙基准电压在高温、常温、低温进行温度系数TRIM的低成本方案。
-
Patent Agency Ranking
公开(公告)号：CN112859997B
公开(公告)日：2022-08-23
申请号：CN202110150549.9
申请日：2021-02-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: G05F1/567
Abstract: 本发明为一种自校准的带隙基准电压三温TRIM的电路结构，应用于对基准电压温度系数要求较高的芯片中。随着芯片制造工艺进入纳米级，但电源电压往往不能同比例下降，导致MOS器件的漏电越来越严重。但是器件漏电模型的准确建立对工艺而言较为困难，目前许多工艺的器件漏电模型都不够准确。由于漏电大小受温度影响，漏电对带隙基准参考电压的温度系数产生了不可忽视的影响。漏电模型不够准确，带隙基准电路的设计遭遇了温度系数仿真结果与实际芯片测试结果差异很大的问题。这就需要在测试过程中对，带隙基准电压的温度系数进行trim。本设计提出了一种具有offset自校准功能的，实现带隙基准电压在高温、常温、低温进行温度系数TRIM的低成本方案。
-
公开(公告)号：CN107944309A
公开(公告)日：2018-04-20
申请号：CN201711053178.2
申请日：2017-10-31
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 屏蔽检测电路由发送模块、延时校准模块、屏蔽保护层、检测模块以及控制逻辑模块组成。检测电路交替采用并行线检测以及单线检测两种方式进行检测，两者相辅相成，实现对屏蔽线断开、短路、探测以及断开重布线等物理攻击的检测保护。延时校准模块实现在Wafer测试阶段延时测量以及正常运行阶段的延时校准，提高了屏蔽线检测电路的检测灵敏度。
-
公开(公告)号：CN107766749A
公开(公告)日：2018-03-06
申请号：CN201711126167.2
申请日：2017-11-15
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F21/73
CPC classification number: G06F21/73
Abstract: 本发明提出了一种基于物理不可克隆功能(PUF)的电路及其物理实现方式。该PUF电路及其物理实现具有简单可靠，功耗低，易扩展和失效率低等特点，并具有较强的抗老化能力。该PUF电路由PUF基本单元和读取电路组成，其中PUF基本单元由固定电阻与等效可变电阻并联的方式实现。在芯片加工过程中，由于采取特殊结构的等效可变电阻受半导体加工制程的影响，会导致其阻值波动较大，通过与固定电阻并联后得到并联阻值。通过读取电路读取PUF单元并联阻值的变化，可以转换为1bit的PUF数据。通过增加该PUF单元，复用或增加读出电路，可以得到任意位数的PUF数据输出。
-
公开(公告)号：CN107942154A
公开(公告)日：2018-04-20
申请号：CN201710956967.0
申请日：2017-10-16
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/00 , G01R19/165 , G06F21/76
Abstract: 本发明提出了一种适用于芯片电磁攻击防护的保护结构和方法，在不影响芯片性能前提下，对电磁故障注入攻击进行全芯片防护或局部防护。该方法具有成本低、性能可靠、适用性广等优点。该方法采用片上电感包围要保护的整体电路或局部电路。当存在电磁注入攻击时，片上电感对电磁故障注入的电磁信号进行采样，并通过检测模块将采样到的电压或电流信号转化为报警信号输出，从而达到故障注入防护的目的。
-
公开(公告)号：CN105575948A
公开(公告)日：2016-05-11
申请号：CN201510753093.X
申请日：2015-11-09
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L23/552 , H01L23/58
CPC classification number: H01L23/552 , H01L23/58
Abstract: 本发明公开了一种芯片保护方法，包括：检测芯片中氧化物半导体(MOS)管的衬底电流或衬底电压；将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
