-
公开(公告)号：CN111725386B
公开(公告)日：2022-06-10
申请号：CN201910897594.3
申请日：2019-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种磁性存储器件及其制作方法、存储器和神经网络系统，该磁性存储器件包括自由层；自由层包括至少两个磁矩方向可变的铁磁层和至少一个退耦合层，至少一个退耦合层中的每个退耦合层设于至少两个铁磁层中的两个铁磁层之间，两个铁磁层之间的退耦合层使得两个铁磁层之间无耦合作用。本申请提供的磁性存储器件，当自由层中铁磁层的磁矩方向发生变化时，将导致该磁性存储器件出现四种或四种以上的磁矩状态，每种磁矩状态可表示一种二进制逻辑信息，如此，可以实现多值存储；另外将该磁性存储器件应用于神经网络系统，可以实现卷积计算中的多种权重系数。
-
公开(公告)号：CN118190975A
公开(公告)日：2024-06-14
申请号：CN202410269647.8
申请日：2024-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/04 , G01N23/20008 , G01N1/28
Abstract: 本发明涉及一种异质界面的TEM制样方法，通过对机械手延伸的方法解决了现有技术存在的问题，能够精准控制机械手的延伸长度，延伸长度可在几至几十微米的范围内选择，本文中机械手延伸长度通过控制挖槽宽度和U切，利用机械手在空间旋转180°将延伸长条宽度变成机械手延伸长度，实现机械手延伸长度的精准控制。用延伸后的机械手进行TEM制样避免了因为高低差造成的无法取样，或裂片以后额外增加将界面打磨平整的步骤。本发明无需破真空和打磨操作，实现了高效率的TEM样品制备。
-
公开(公告)号：CN117040499A
公开(公告)日：2023-11-10
申请号：CN202310904329.X
申请日：2023-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种动态比较器及其失调校准方法。所述动态比较器包括：控制模块，生成比较时钟信号和校准控制信号；电压比较模块，基于所述比较时钟信号比较输入电压的大小并输出电压比较结果，所述电压比较模块的输入电路包括第一输入管和第二输入管，所述第一输入管的门极与第一输入电压连接，所述第二输入管的门极与第二输入电压连接；失调校准模块，基于所述比较时钟信号和校准控制信号调节所述第一输入管和第二输入管的衬底偏置电压，对输入失调电压进行补偿。本发明能够小面积、低功耗的对失调电压进行校准，提高动态电压比较器的精度。
-
公开(公告)号：CN116018053A
公开(公告)日：2023-04-25
申请号：CN202211554183.2
申请日：2022-12-06
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种热辅助型磁性器件、存算一体阵列以及运算方法，其中，热辅助型磁性器件包括磁性器件和产热部件；所述产热部件环绕于所述磁性器件，且设置在靠近磁形器件的自由层且远离参考层的平面上；当磁性器件通入极性与磁性器件初始阻态匹配的写入电流且产热部件同时通电时，才能完成信息写入；产热部件通电后能够使自由层的磁矩更容易翻转，但不足以影响参考层的磁矩状态，同时产热部件产生的磁场不影响自由层和参考层磁矩翻转。本发明能够在同一电路架构下实现信息低功耗非易失性存储和多种高速逻辑计算，降低芯片功耗和成本，提高整体计算能力。
-
公开(公告)号：CN115020582B
公开(公告)日：2025-02-14
申请号：CN202210604281.6
申请日：2022-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种多阻型磁性器件及其制备方法和应用，对磁性器件的自由层进行特殊化处理：(1)拼接式生长自由层，拼接部分由不同的铁磁材料构成，在拼接处设置上述磁性器件；(2)自由层由单一铁磁材料构成，但在自由层表面且远离势垒层或空间层一侧均匀增添杂质，利用杂质使自由层磁畴自主分畴。两种处理方式可实现器件的多阻态特性，代表一个该器件可以存储超过一比特的信息，多个该器件可实现更多的随机数组合。本发明可通过全电学操控，具有多阻值、随机性、强拓展性、低能耗、与CMOS制程兼容等优点，只需在现有器件制备工艺基础上稍作改进，有效降低器件、阵列及其组成的芯片制造成本。
-
Patent Agency Ranking
公开(公告)号：CN119403130A
公开(公告)日：2025-02-07
申请号：CN202411441069.8
申请日：2024-10-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种低功耗非易失性存储器件、存储阵列及其制备方法，相对于磁性隧道结常用结构，区别在于在自由层上界面或下界面额外溅射非均匀磁矩诱导层或者与磁性隧道结常用结构一致，区别在于自由层中的上层铁磁层或下层铁磁层厚度不均匀，从薄到厚以楔形生长，随着厚度增加，垂直磁各向异性减小。本发明提出两种低功耗非易失性存储器件结构设计方案以及存储阵列排列设计，适用于CMOS标准逻辑电路，能够有效提升写入速度，降低MTJ翻转电流密度和写入能耗，提高MRAM存储密度。
-
公开(公告)号：CN118971879A
公开(公告)日：2024-11-15
申请号：CN202410883715.X
申请日：2024-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种SARADC校准方法、模块及装置，包括以下步骤：S0对SARADC的输出码进行采样获得码值序列；S1对所述码值序列进行时频变换，并基于获得的频谱数据计算初始信噪失真比；S2基于理想电容权重和所述初始信噪失真比，利用模拟退火算法求解使所述SARADC获得最优信噪失真比的最优电容权重，且在每一个温度下的内循环完成后均对当前温度下获得的所述最优电容权重进行INL测试。本发明能够针对性解决电容误差引起的SARADC性能变差的问题。
-
公开(公告)号：CN118868974A
公开(公告)日：2024-10-29
申请号：CN202410865481.6
申请日：2024-07-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/37
Abstract: 本发明涉及一种8B/10B并行译码和极性检错系统，包括：若干单字节解码器，所述单字节解码器与输入编码数据的各个字节一一对应，用来解码获得对应字节的8B/10B源码、不均衡度和极性；极性检错模块，用来根据各个字节的所述不均衡度和所述极性进行极性检错，并在计算任一字节的极性错误时引入所述任一字节的高位相邻字节的理想极性作为参考，所述理想极性为当前字节的所述不均衡度同其高位相邻字节的所述理想极性的异或，设定所述输入编码数据的最高位字节的高位相邻字节的理想极性为上一时刻所述输入编码数据的最低位字节的理想极性。本发明有效解码8B/10B数据，并提高解码速度和效率，同时通过减少竞争冒险降低了数据的抖动。
-
公开(公告)号：CN118868908A
公开(公告)日：2024-10-29
申请号：CN202410875546.5
申请日：2024-07-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/007 , H03K19/003 , H03K19/0185 , H02H11/00
Abstract: 本发明涉及一种防电流倒灌电路结构，包括反相器和测试开关通路，所述测试开关通路相比于现有技术改变了开关管MP1、开关管MP2、开关管MP3、开关管MN1、开关管MN2的衬底电压和开关管MP1的源端，通过上述改变即可实现防止电流倒灌的功能。本发明还在反相器中增加了二极管连接方式的开关管，通过增加该开关管可以防止反相器衬底寄生PN结的漏电。
-
公开(公告)号：CN111725386A
公开(公告)日：2020-09-29
申请号：CN201910897594.3
申请日：2019-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种磁性存储器件及其制作方法、存储器和神经网络系统，该磁性存储器件包括自由层；自由层包括至少两个磁矩方向可变的铁磁层和至少一个退耦合层，至少一个退耦合层中的每个退耦合层设于至少两个铁磁层中的两个铁磁层之间，两个铁磁层之间的退耦合层使得两个铁磁层之间无耦合作用。本申请提供的磁性存储器件，当自由层中铁磁层的磁矩方向发生变化时，将导致该磁性存储器件出现四种或四种以上的磁矩状态，每种磁矩状态可表示一种二进制逻辑信息，如此，可以实现多值存储；另外将该磁性存储器件应用于神经网络系统，可以实现卷积计算中的多种权重系数。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
