一种核壳超晶格场效应晶体管器件及其制备方法

    公开(公告)号:CN118248718A

    公开(公告)日:2024-06-25

    申请号:CN202410207647.5

    申请日:2024-02-26

    Abstract: 本发明涉及一种核壳超晶格场效应晶体管器件及其制备方法,包含衬底层、绝缘层、沟道区、环绕栅结构、源区、漏区;其中所述绝缘层设于衬底层上,所述的绝缘结构中设有凹槽;所述沟道区跨设于所述凹槽之上,凹槽向上朝沟道区延伸,所述沟道区包括中心沟道及2层以上外延层,具有核壳超晶格结构。背栅部分通过绝缘结构与源漏区域隔离开,进一步降低背栅部分与源漏区域的寄生电容。顶栅通过侧墙工艺以及假栅工艺获得对准精度提升的环绕栅结构并避免了顶栅过大而与源漏区域形成的交叠区域。本发明能够提供更好的电荷输运控制和更高的载流子迁移率,且其制备工艺实现较为简单,可兼容常规CMOS工艺节点,具有良好的市场应用前景。

    一种含有双极性压电结构的PMUT器件及其制备方法

    公开(公告)号:CN115332435A

    公开(公告)日:2022-11-11

    申请号:CN202210977055.2

    申请日:2022-08-15

    Abstract: 本发明提供一种含有双极性压电结构的PMUT器件的制备方法,包括1)提供第一衬底,在衬底表面形成底电极层;2)形成压电层,包括依次形成的第一极性压电层和第二极性压电层;3)依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;4)形成第一通孔,沉积支撑层,5)刻蚀支撑层,形成第一开口和第二开口;6)提供第二衬底,并将结构翻转,使第二衬底与所述支撑层键合,第一开口形成空腔,去除第一衬底。本发明的制备方法采用两种电学连接方式,制备获得的PMUT器件中,其压电层为单层双极性膜,具有无过渡区的特点,可以最大化有效工作区域,另外,该制备工艺简单,开孔数量少,布线面积小,PMUT的阵列密度大幅提高。

    真空沟道晶体管及其制备方法

    公开(公告)号:CN113594004A

    公开(公告)日:2021-11-02

    申请号:CN202110864029.4

    申请日:2021-07-29

    Abstract: 本发明提供了一种真空沟道晶体管的制备方法,所述制备方法至少包括:在第一硅衬底上沉积氧化物层;对所述氧化物层进行图形化以形成图形化区域,所述图形化区域包括具有开口的空腔和自所述空腔底部贯穿所述氧化物层的沟槽;在所述沟槽内定位生长纳米线,所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔;在所述空腔的与所述第一硅衬底相对的一侧使所述氧化物层与第二硅衬底键合以形成内含所述空腔的SOI衬底。本发明也提供了一种真空沟道晶体管,其包括穿过所述氧化物层的顶部而进入所述真空空腔的纳米线。所述制备方法可以与现有集成电路的制造工艺完全兼容,经由所述制备方法可获得源极与漏极之间距离精确可调的真空沟道晶体管。

    一种低剂量注入制备绝缘体上半导体材料的方法

    公开(公告)号:CN104425341B

    公开(公告)日:2017-07-14

    申请号:CN201310382838.7

    申请日:2013-08-28

    Abstract: 本发明提供一种低剂量注入制备绝缘体上半导体材料的方法,包括步骤:1)于第一衬底表面外延一掺杂的单晶薄膜;2)外延一顶层半导体材料;3)沉积绝缘层;4)从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置;5)提供第二衬底,并键合所述第二衬底及所述绝缘层;6)进行退火处理,使所述单晶薄膜吸附所述剥离离子,最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用,可以采用非常低的剂量注入便可实现智能剥离,而且剥离裂纹发生在超薄层处,裂纹很小,可获得高质量的绝缘体上半导体材料。

    混合共平面SOI衬底结构及其制备方法

    公开(公告)号:CN103021927B

    公开(公告)日:2015-03-18

    申请号:CN201210575312.6

    申请日:2012-12-26

    Abstract: 本发明提供一种混合共平面SOI衬底结构及其制备方法,所述混合共平面SOI衬底结构包括背衬底、位于背衬底上的埋氧化层以及位于埋氧化层上的顶层硅膜;所述顶层硅膜上形成有若干第一区域和若干第二区域,所述第一区域与第二区域间隔排列,并通过隔离墙隔离,所述隔离墙底部到达所述顶层硅膜表面或所述顶层硅膜内;所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层;所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗,III-V族材料或者应变硅混合共平面的SOI衬底结构,能同时提升不同类型MOS(PMOS或NMOS)器件的性能,在光电集成领域也有广泛的应用前景。

    一种具有周期结构的半导体及其制备方法

    公开(公告)号:CN102693900B

    公开(公告)日:2015-02-11

    申请号:CN201210174632.0

    申请日:2012-05-31

    Abstract: 本发明提供一种具有周期结构的半导体及其制备方法,首先提供一的AAO模板,所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层,于各该孔道内填充光刻胶,并使所述光刻胶覆盖所述氧化铝层,然后去除所述铝基底,接着去除各该孔道的底部以使所述孔道形成通孔,接着键合一半导体衬底及所述氧化铝层,并去除光刻胶,接着于所述通孔内填充半导体材料,最后去除所述氧化铝层,以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备,工艺简单,成本低、可靠性和重复性好、且与半导体工艺兼容,采用本方法可制备出具有纳米级周期结构的半导体,适用于工业生产。

    一种利用C掺杂SiGe调制层制备SGOI或GOI的方法

    公开(公告)号:CN103474386A

    公开(公告)日:2013-12-25

    申请号:CN201310447610.1

    申请日:2013-09-26

    Abstract: 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法,包括步骤:1)于SOI的顶硅层表面形成C掺杂SiGe调制层;2)于所述C掺杂SiGe调制层表面形成SiGe材料层;3)于所述SiGe材料层表面形成Si帽层;4)对上述结构进行氧化退火,以氧化所述Si帽层,并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层,使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩,最终形成顶SiGe层或顶Ge层以及上方的SiO2层;5)去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配,从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。

    微结构保角性转移方法
    9.
    发明公开

    公开(公告)号:CN103021818A

    公开(公告)日:2013-04-03

    申请号:CN201210593568.X

    申请日:2012-12-31

    Abstract: 本发明提供一种微结构保角性转移方法,至少包括以下步骤:提供一自下而上依次为底层硅、埋氧层及顶层X纳米薄膜的XOI衬底,在所述顶层X纳米薄膜上涂覆哑铃状的光刻胶作为掩膜,进行刻蚀得到哑铃状的微结构;然后利用氢氟酸溶液或者BOE溶液将所述埋氧层进行腐蚀,直至所述微结构中间图形微米带部分完全悬空,且所述两端区域以下仍有部分未被完全腐蚀掉的埋氧层,形成固定结,最后提供一基板与所述微结构相接触,并迅速提起基板以将所述微结构转移到所述基板上。本发明的微结构保角性转移方法利用简易的端点固定图形化设计,对微结构纳米薄膜进行固定,实现完全保角性转移,大大的降低了保角性转移工艺的复杂度,降低了工艺成本。

Patent Agency Ranking