-
公开(公告)号：CN1206725C
公开(公告)日：2005-06-15
申请号：CN02160742.7
申请日：2002-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84
Abstract: 本发明公开了一种制备高质量图形化SOI材料的方法，依次包括在半导体衬底上生成掩模、离子注入和高温退火，其特征在于，(1)离子注入前在硅片上形成掩模以在体硅区域完全阻挡离子的注入；(2)离子注入时的能量范围是50～200 keV，相应的剂量范围是2.0×1017～7.0×1017cm-2，注入剂量和能量之间的优化关系的公式是D(1017cm-2)＝(0.035±0.005)×E(keV)；(3)离子注入后的高温退火的温度为1200～1375℃，退火的时间为1～24个小时，退火的气氛为氩气或氮气与氧气的混合气体，其中氧气的体积含量为0.5%～20%。采用本发明提供的方法所制备的图形化SOI材料具有平整度高，缺陷密度低，过渡区小等优点，适合于制造集成体硅和SOI电路的系统芯片。
-
公开(公告)号：CN100373585C
公开(公告)日：2008-03-05
申请号：CN200610024846.4
申请日：2006-03-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/76
Abstract: 本发明涉及提高MOS晶体管场区抗总剂量辐射的加固方法，属于微电子与固体电子学中、半导体集成电路加工技术领域。本发明的特征在于在金属氧化物半导体器件制备工艺流程的刻蚀硅岛、场注入、去胶清洗、场氧化之后，以及预栅氧之前，在场区氧化层中室温下注入氮、氟、硅或锗离子中的一种或者它们的组合，在惰性气氛的保护下，于800～1000℃的温度退火30～60min，然后正常进行后续工艺，注入的能量和剂量根据场氧化层的厚度决定；在氧化层中引入深电子陷阱，避免了边缘漏电流，减小了辐射产生正电荷对器件的影响，从而提高了器件的抗总剂量辐射的水平。而且这种方法不用特殊制备氧化埋层的方法，适用于商业化生产。
-
公开(公告)号：CN1845308A
公开(公告)日：2006-10-11
申请号：CN200610024846.4
申请日：2006-03-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/76
Abstract: 本发明涉及提高MOS晶体管场区抗总剂量辐射的加固方法，属于微电子与固体电子学中、半导体集成电路加工技术领域。本发明的特征在于在金属氧化物半导体器件制备工艺流程的刻蚀硅岛、场注入、去胶清洗、场氧化之后，以及预栅氧之前，在场区氧化层中室温下注入氮、氟、硅或锗离子中的一种或者它们的组合，在惰性气氛的保护下，于800～1000℃的温度退火30～60min，然后正常进行后续工艺，注入的能量和剂量根据场氧化层的厚度决定；在氧化层中引入深电子陷阱，避免了边缘漏电流，减小了辐射产生正电荷对器件的影响，从而提高了器件的抗总剂量辐射的水平。而且这种方法不用特殊制备氧化埋层的方法，适用于商业化生产。
-
Patent Agency Ranking
公开(公告)号：CN1431701A
公开(公告)日：2003-07-23
申请号：CN03115426.3
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。
-
公开(公告)号：CN1424754A
公开(公告)日：2003-06-18
申请号：CN02160742.7
申请日：2002-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84
Abstract: 本发明公开了一种制备高质量图形化SOI材料的方法，依次包括在半导体衬底上生成掩模、离子注入和高温退火，其特征在于(1)离子注入前在硅片上形成掩模以在体硅区域完全阻挡离子的注入；(2)离子注入时的能量范围是50～200 keV，相应的剂量范围是2.0×1017～7.0×1017cm－2，注入剂量和能量之间的优化关系的公式是D(1017cm－2)＝(0.035±0.005)×E(keV)；(3)离子注入后的高温退火的温度为1200～1375℃，退火的时间为1～24个小时，退火的气氛为氩气或氮气与氧气的混合气体，其中氧气的体积含量为0.5％～20％。采用本发明提供的方法所制备的图形化SOI材料具有平整度高，缺陷密度低，过渡区小等优点，适合于制造集成体硅和SOI电路的系统芯片。
-
公开(公告)号：CN1193421C
公开(公告)日：2005-03-16
申请号：CN03115426.3
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种形成半导体衬底的方法，它是一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。
-
公开(公告)号：CN1173386C
公开(公告)日：2004-10-27
申请号：CN02110920.6
申请日：2002-02-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/108
Abstract: 本发明涉及一种低剂量注氧隔离技术制备绝缘层上硅的方法，其特征在于，(1)再在30-210 keV能量下氧离子，注入剂量根据剂量与能量的匹配关系选择，使制备的SOI结构的顶层硅中线位错密度和埋层中针孔密度最低；(2)注入完成后，退火气氛是高纯氩气中含有一定浓度高纯氧气。600℃保持30分钟，1000℃保持1小时，在1300～1350℃经过5～10小时保温；(3)退火降温制度是1200℃以上降温速率为15℃/min，1200～1000℃为20℃/min，1000～700℃为30℃/min。注入剂量与能量配匹关系为D＝(0.025～0.035)×E+(0.25～0.35)，用本发明提供的方法制备材料顶层硅缺陷密度低、埋层针孔密度小，从而提高了低剂量SIMOX材料质量和产量。
-
公开(公告)号：CN1383189A
公开(公告)日：2002-12-04
申请号：CN02110920.6
申请日：2002-02-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/108
Abstract: 本发明涉及一种低剂量注氧隔离技术制备绝缘层上硅的方法,其特征在于,(1)再在30－210keV能量下氧离子,注入剂量根据剂量与能量的匹配关系选择,使制备的SOI结构的顶层硅中线位错密度和埋层中针孔密度最低;(2)注入完成后,退火气氛是高纯氩气中含有一定浓度高纯氧气。600℃保持30分钟,1000℃保持1小时,在1300～1350℃经过5～10小时保温;(3)退火降温制度是1200℃以上降温速率为15℃/min,1200～1000℃为20℃/min,1000～700℃为30℃/min。注入剂量与能量配匹关系为D=(0.025～0.035)×E+(0.25～0.35),用本发明提供的方法制备材料顶层硅缺陷密度低、埋层针空密度小,从而提高了低剂量SIMOX材料质量和产量。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.057 seconds)
