公开(公告)号：CN111725149B

公开(公告)日：2022-06-07

申请号：CN201911000927.4

申请日：2019-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 常永伟 ,  董业民 ,  刘艳 ,  吕凯

IPC: H01L23/31 ,  H01L21/768

Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。

公开(公告)号：CN108875105B

公开(公告)日：2022-02-22

申请号：CN201710338860.X

申请日：2017-05-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  王曦

IPC: G06F30/39

Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。

公开(公告)号：CN111739933A

公开(公告)日：2020-10-02

申请号：CN202010579138.7

申请日：2020-06-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 常永伟 ,  董业民 ,  吕凯 ,  单毅

IPC: H01L29/10 ,  H01L23/532 ,  H01L29/786 ,  H01L21/78 ,  H01L21/67

Abstract: 本发明涉及一种浮空的柔性器件及其制备方法，柔性器件结构包括：器件区、电极区、柔性导线、过渡区、粘合层、柔性基底。本发明提出浮空的器件区、蛇形柔性导线，实现了更大的延展性和可弯曲性。通过在柔性基底上方设置浮空的器件区域，降低了衬底形变对器件的影响，使制备的柔性器件具有更加优异的柔性和更稳定的电学性能。

公开(公告)号：CN111725149A

公开(公告)日：2020-09-29

申请号：CN201911000927.4

申请日：2019-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 常永伟 ,  董业民 ,  刘艳 ,  吕凯

IPC: H01L23/31 ,  H01L21/768

Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。

公开(公告)号：CN105845733B

公开(公告)日：2019-09-13

申请号：CN201610236397.3

申请日：2016-04-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，PMOS器件及PN结器件；PN结器件的N区与PMOS器件的体接触区连接，PN结器件的P区与PMOS器件的栅连接。在N型本征区中进行两次P型重掺杂分别形成PMOS器件的源、漏区和PN结器件，再进行N型重掺杂形成PMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行P型重掺杂形成栅；通过通孔和金属将PMOS器件的栅和PN结器件的P区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。

公开(公告)号：CN107305593A

公开(公告)日：2017-10-31

申请号：CN201610252163.8

申请日：2016-04-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  黄建强 ,  罗杰馨 ,  柴展 ,  吕凯 ,  何伟伟

IPC: G06F17/50

Abstract: 本发明提供一种SOI MOSFET总剂量辐照模型的建模方法，包括：建立一受控电流源，所述受控电流源并联于一MOSFET器件的源、漏端之间，其电流大小受所述MOSFET器件的栅端、源端、体端、漏端及总剂量控制；建立一受控电压源，所述受控电压源串联于所述MOSFET器件的栅端，其电压大小受总剂量控制；将所述受控电流源、所述受控电压源及所述MOSFET器件进行封装，以形成所述SOI MOSFET总剂量辐照模型。本发明的SOI MOSFET总剂量辐照模型的建模方法可同时仿真NMOS和PMOS，可以仿真阈值电压的漂移，还可仿真各个尺寸、各个辐射剂量的MOSFET特性，大大提高仿真准确性。

公开(公告)号：CN104362174B

公开(公告)日：2017-05-17

申请号：CN201410675314.1

申请日：2014-11-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提出了一种SOI动态阈值晶体管，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；栅极通过第一接触孔与体接触区相连接。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容，同时，采用多边连接的方式，可以实现较低的栅电阻。当器件处于截止状态时，器件阈值较高，泄露电流低，当器件处于开启状态时，由于体效应的影响，器件阈值电压降低，电流增大。因此器件可以具有陡峭的亚阈值斜率和较大的饱和电流，同时，器件工作电压低，十分适用于低功耗应用。采用本发明的设计方法，可以改善寄生电阻电容，在射频应用领域具有一定的应用价值。

公开(公告)号：CN105742366A

公开(公告)日：2016-07-06

申请号：CN201610237320.8

申请日：2016-04-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。

公开(公告)号：CN102916041A

公开(公告)日：2013-02-06

申请号：CN201210458192.1

申请日：2012-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 罗杰馨 ,  陈静 ,  伍青青 ,  柴展 ,  余涛 ,  吕凯 ,  王曦

IPC: H01L29/737 ,  H01L21/331

Abstract: 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGeHBT器件的截止频率。

公开(公告)号：CN110854192B

公开(公告)日：2021-05-04

申请号：CN201911128957.3

申请日：2019-11-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 吕凯 ,  董业民

IPC: H01L29/739 ,  H01L27/12 ,  H01L29/423 ,  H01L21/331

Abstract: 本申请提供一种隧穿场效应晶体管及其制备方法，该隧穿场效应晶体管包括：双埋氧层结构基板；双埋氧层结构基板从下往上依次至少包括硅衬底、第一埋氧层、硅材料层以及第二埋氧层，硅材料层设有空气腔；源区、沟道区以及漏区；源区、沟道区以及漏区位于第二埋氧层表面，沟道区连接于源区与漏区之间，且源区和沟道区的位置对应空气腔；栅极介质层以及栅极材料层；栅极介质层至少位于沟道区表面，栅极材料层位于栅极介质层表面；源电极、漏电极以及栅电极；源电极形成于源区表面，漏电极形成于漏区表面，栅电极形成于栅极材料层表面；背栅电极；背栅电极形成于所述硅材料层表面，且背栅电极的位置对应漏电极的一侧。