公开(公告)号：CN112585724A

公开(公告)日：2021-03-30

申请号：CN201980054946.7

申请日：2019-07-25

Applicant: 东洋炭素株式会社

Inventor： 矢吹纪人 ,  中岛祐治 ,  坂口卓也 ,  野上晓 ,  北畠真

IPC: H01L21/304 ,  B24B37/00 ,  H01L21/302

Abstract: 在SiC芯片(40)的制造方法中，进行去除产生在SiC芯片(40)的表面及其内部的加工变质层的加工变质层去除工序，制造去除了至少一部分该加工变质层的SiC芯片(40)。在加工变质层去除工序中，通过在Si蒸气压力下进行加热，对研磨工序后的SiC芯片(40)进行蚀刻量小于或等于10μm的蚀刻，以去除加工变质层，其中，在所述研磨工序中，一边使用氧化剂在SiC芯片(40)上产生反应生成物，一边使用磨粒去除该反应生成物。在研磨工序后的SiC芯片(40)上，起因于加工变质层而会在较该加工变质层更深的内部产生内部应力，通过利用加工变质层去除工序去除该加工变质层，以减小SiC芯片(40)的内部应力。

公开(公告)号：CN110431654A

公开(公告)日：2019-11-08

申请号：CN201880019339.2

申请日：2018-03-20

Applicant: 东洋炭素株式会社

Inventor： 鸟见聪 ,  须藤悠介 ,  篠原正人 ,  寺元阳次 ,  坂口卓也 ,  野上晓 ,  北畠真

IPC: H01L21/205 ,  C30B29/36 ,  H01L21/20

Abstract: 在改性SiC晶片(41)的制造方法(SiC晶片的表面处理方法)中，且于制造改性SiC晶片(41)的方法中进行以下的表面改性工序，其中，该改性SiC晶片(41)，处理形成外延层(42)之前的处理前SiC晶片(40)而将表面改性。也就是说，处理前SiC晶片(40)含有平行于(0001)面的位错即BPD、和TED，且以处理前SiC晶片(40)的表面的属BPD的部分在外延层(42)的形成时作为TED进行传播的比例变高的方式使表面的性质变化。

公开(公告)号：CN119381255A

公开(公告)日：2025-01-28

申请号：CN202411443275.2

申请日：2019-07-25

Applicant: 东洋炭素株式会社

Inventor： 矢吹纪人 ,  中岛祐治 ,  坂口卓也 ,  野上晓 ,  北畠真

IPC: H01L21/304 ,  B24B37/04 ,  B24B37/10 ,  B24B7/22

Abstract: 在SiC芯片(40)的制造方法中，进行去除产生在SiC芯片(40)的表面及其内部的加工变质层的加工变质层去除工序，制造去除了至少一部分该加工变质层的SiC芯片(40)。在加工变质层去除工序中，通过在Si蒸气压力下进行加热，对研磨工序后的SiC芯片(40)进行蚀刻量小于或等于10μm的蚀刻，以去除加工变质层，其中，在所述研磨工序中，一边使用氧化剂在SiC芯片(40)上产生反应生成物，一边使用磨粒去除该反应生成物。在研磨工序后的SiC芯片(40)上，起因于加工变质层而会在较该加工变质层更深的内部产生内部应力，通过利用加工变质层去除工序去除该加工变质层，以减小SiC芯片(40)的内部应力。

公开(公告)号：CN112585724B

公开(公告)日：2024-11-05

申请号：CN201980054946.7

申请日：2019-07-25

Applicant: 东洋炭素株式会社

Inventor： 矢吹纪人 ,  中岛祐治 ,  坂口卓也 ,  野上晓 ,  北畠真

IPC: H01L21/304 ,  B24B37/00 ,  H01L21/302

Abstract: 在SiC芯片(40)的制造方法中，进行去除产生在SiC芯片(40)的表面及其内部的加工变质层的加工变质层去除工序，制造去除了至少一部分该加工变质层的SiC芯片(40)。在加工变质层去除工序中，通过在Si蒸气压力下进行加热，对研磨工序后的SiC芯片(40)进行蚀刻量小于或等于10μm的蚀刻，以去除加工变质层，其中，在所述研磨工序中，一边使用氧化剂在SiC芯片(40)上产生反应生成物，一边使用磨粒去除该反应生成物。在研磨工序后的SiC芯片(40)上，起因于加工变质层而会在较该加工变质层更深的内部产生内部应力，通过利用加工变质层去除工序去除该加工变质层，以减小SiC芯片(40)的内部应力。

公开(公告)号：CN112513348A

公开(公告)日：2021-03-16

申请号：CN201980048251.8

申请日：2019-07-24

Applicant: 株式会社电装 ,  东洋炭素株式会社 ,  丰田通商株式会社

Inventor： 长屋正武 ,  神田贵裕 ,  冈本武志 ,  鸟见聪 ,  野上晓 ,  北畠真

IPC: C30B29/36 ,  C30B33/00 ,  C30B33/12 ,  H01L21/302 ,  H01L21/304

Abstract: 本发明解决的问题是提供可以提高光学式传感器的检测率的SiC晶片和SiC晶片的制造方法。其特征在于，包括：梨皮面加工步骤(S141)，对SiC晶片(20)的至少背面(22)进行梨皮面加工；蚀刻步骤(S21)，在所述梨皮面加工步骤(S141)之后，通过在Si蒸汽压下进行加热来对所述SiC晶片(20)的至少背面(22)进行蚀刻；以及镜面加工步骤(S31)，在所述蚀刻步骤(S21)之后，对所述SiC晶片(20)的主面(21)进行镜面加工。由此，可以获得具有已镜面加工的主面(21)和已梨皮面加工的背面(22)的SiC晶片。

公开(公告)号：CN112930422A

公开(公告)日：2021-06-08

申请号：CN201980069147.7

申请日：2019-09-19

Applicant: 东洋炭素株式会社

Inventor： 矢吹纪人 ,  坂口卓也 ,  神野明香 ,  野上晓 ,  北畠真

IPC: C30B29/36 ,  C30B33/02 ,  H01L21/265 ,  H01L21/324

Abstract: 在器件制作用晶圆(43)的制造方法中，对在SiC晶圆(40)上形成有单晶SiC的外延层(41)的SiC外延晶圆(42)，进行使存在于该SiC外延晶圆(42)的外延层中的基面位错密度降低的基面位错密度降低工序，而制造为了制作半导体器件而使用的器件制作用晶圆(43)。在基面位错密度降低工序中，通过在为了降低基面位错密度而需要的既定时间内，不于SiC外延晶圆(42)上形成盖层，而是在Si蒸气压力下加热SiC外延晶圆(42)，一边抑制表面粗化一边降低基面位错密度。