公开(公告)号：CN114284336B

公开(公告)日：2025-03-04

申请号：CN202111113515.9

申请日：2021-09-23

Applicant: 三菱电机株式会社

Inventor： 高桥彻雄 ,  藤井秀纪 ,  本田成人

IPC: H10D62/10 ,  H10D84/80

Abstract: 提供抑制了反向偏置安全动作区域的降低的半导体装置。晶体管二极管形成于共通的半导体基板，半导体基板具有晶体管区域二极管区域、将晶体管区域及二极管区域包围的外周区域，晶体管区域由条状的多个栅极电极区分为多个晶体管单位单元区域，二极管区域由多个栅极电极区分为多个二极管单位单元区域，多个晶体管单位单元区域具有在半导体基板的第1主面侧设置的第1导电型的第3半导体层、在第3半导体层的上层部选择性地设置的第2导电型的第4半导体层及第5半导体层，第5半导体层设置为，与在外周区域设置的第1导电型的杂质层接触或侵入至杂质层内。

公开(公告)号：CN117637821A

公开(公告)日：2024-03-01

申请号：CN202311044351.8

申请日：2023-08-18

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪 ,  田中香次 ,  田中翔 ,  曾根田真也

IPC: H01L29/417 ,  H01L27/07 ,  H01L21/82

Abstract: 涉及半导体装置及半导体装置的制造方法。目的在于提供能够实现半导体装置的特性的稳定化的技术。半导体装置具有：半导体衬底，其设置有半导体部，该半导体部是栅极绝缘膜、pn结部和末端区域的漂移层中的至少任意1者；绝缘膜，其设置于半导体部之上；金属电极，其具有开口部，该开口部在俯视观察时与半导体部重叠，在剖视观察时相对于绝缘膜而设置于与半导体部相反侧；以及镀敷电极，其将金属电极作为被镀敷材料而设置于开口部内的至少一部分。

公开(公告)号：CN110828315B

公开(公告)日：2023-04-11

申请号：CN201910650698.4

申请日：2019-07-18

Applicant: 三菱电机株式会社

Inventor： 城户成范 ,  藤井秀纪

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/304 ,  H01L29/06 ,  H02M7/5387

Abstract: 本发明涉及半导体装置的制造方法及电力转换装置。针对具备埋入扩散层的半导体装置，提供缩短了工艺流程的制造方法。半导体装置具备：第1导电型的外延层，其设置于半导体衬底的第1主面之上；第1导电型的第1半导体区域，其从外延层的最表面设置到内部；以及第2导电型的第3半导体区域，其从第1半导体区域的底面设置到半导体衬底的内部，该半导体装置的制造方法包含：工序(a)，针对至少形成有源极区域、漏极区域及栅极电极的状态下的半导体衬底，对与第1主面相反侧的第2主面进行研磨，使半导体衬底的厚度变薄；以及工序(b)，从研磨后的半导体衬底的第2主面侧进行第2导电型的杂质的离子注入，形成第3半导体区域。

公开(公告)号：CN115706157A

公开(公告)日：2023-02-17

申请号：CN202210962508.4

申请日：2022-08-11

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪 ,  曾根田真也 ,  中谷贵洋

IPC: H01L29/739

Abstract: 目的在于得到容易进行特性调整的半导体装置。本发明涉及的半导体装置具有：衬底，其具有IGBT区域和二极管区域；表面电极，其设置于所述衬底的上表面；以及背面电极，其设置于所述衬底的与上表面相反侧的背面，所述二极管区域具有通过所述衬底的上表面凹陷而形成得比所述IGBT区域薄的第1部分和设置于所述第1部分的一侧且比所述第1部分厚的第2部分。

公开(公告)号：CN108028284B

公开(公告)日：2021-06-22

申请号：CN201580083340.8

申请日：2015-09-25

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L29/861 ,  H01L29/868

Abstract: 本说明书所公开的技术能够通过对电导率调制的水平进行调整，从而在恢复动作时抑制载流子的局部集中。半导体装置具有：第1导电型的半导体层(101)；第1导电型的第1杂质层(10、10a至10g)，其在半导体层的背面局部地扩散，且杂质浓度比半导体层的杂质浓度高；以及第2导电型的多个第2杂质层(12、13)，它们在半导体层的表面局部地扩散，第1杂质层在俯视观察时，在第2杂质层彼此之间形成于不与第2杂质层重叠的位置，在半导体层的表面处的第2杂质层彼此之间仅存在半导体层。

公开(公告)号：CN105378923B

公开(公告)日：2019-09-27

申请号：CN201380078145.7

申请日：2013-07-11

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L27/04 ,  H01L21/20 ,  H01L29/78

Abstract: 在半导体衬底(1)形成IGBT(15)。在半导体衬底(1)上利用多晶硅或者非晶硅形成温度感测二极管(17)。在形成IGBT(15)之后将温度感测二极管(17)的一部分选择性地氧化或者升华，从而将温度感测二极管(17)分割为多个二极管。由此，能够消除由多晶硅的完成尺寸的波动导致的对特性的影响。其结果，能够抑制特性波动并实现小型化。

公开(公告)号：CN110246887A

公开(公告)日：2019-09-17

申请号：CN201910155859.2

申请日：2019-03-01

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H02M1/00

Abstract: 本发明目在于提供能够在确保耐压的同时，抑制恢复时的峰值电流的技术。半导体装置具备：p-型阳极层(1)，其p型杂质浓度是恒定的；n-型层(2)，其n型杂质浓度具有分布；以及n+型层(3)，其是与p-型阳极层(1)之间夹着n-型层(2)而配置的，n型杂质浓度比n-型层(2)高且是恒定的，n-型层(2)中的p-型阳极层(1)侧的部分的n型杂质浓度比p-型阳极层(1)的p型杂质浓度低。

公开(公告)号：CN104218099B

公开(公告)日：2018-09-11

申请号：CN201410162956.1

申请日：2014-04-22

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L29/861 ,  H01L21/329

Abstract: 本发明得到一种半导体装置及其制造方法，其能够使ESD耐量提高，并且使对温度的灵敏度提高。在半导体衬底（1）的正面上形成有氧化膜（16）。在该氧化膜（16）上形成有温感二极管（17）。形成有从半导体衬底（1）的正面向内部延伸的沟槽（25）。在该沟槽（25）内隔着氧化膜（26）填入有沟槽电极（27）。沟槽电极（27）与温感二极管（17）连接。

公开(公告)号：CN101393937B

公开(公告)日：2010-12-08

申请号：CN200810109113.X

申请日：2008-05-23

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L29/868

CPC classification number: H01L29/868 ,  H01L29/66113 ,  H01L29/861

Abstract: 本发明提供一种可高精度进行寿命控制的半导体装置，其中，PIN二极管(2)由阳极(6、P层3、I层4、N层5)与阴极(7)构成。在正向偏压状态下注入的载流子的密度较高的pn结附近的区域或者n+n结附近的区域，作为具有成为再结合中心的结晶缺陷的规定膜，形成有多晶硅膜。

公开(公告)号：CN1901233A

公开(公告)日：2007-01-24

申请号：CN200610101492.9

申请日：2006-07-10

Applicant: 三菱电机株式会社

Inventor： 藤井秀纪

IPC: H01L29/866

CPC classification number: H01L29/866 ,  H01L29/66106

Abstract: 本发明提供一种能够以很好的精度决定齐纳电压且齐纳电压不变的齐纳二极管。该齐纳二极管包括半导体衬底、在半导体衬底的表面上形成的第1导电型的第1区域和以包含在第1区域中的方式形成在半导体衬底表面上的第2导电型的第2区域，将第1区域和第2区域的接合面作为pn结面，第1区域中的第1导电型的杂质浓度在半导体衬底的表面最高，第2区域中的第2导电型的杂质浓度在半导体衬底的表面最高。