-
公开(公告)号：CN102163457B
公开(公告)日：2016-12-14
申请号：CN201110040220.3
申请日：2011-02-18
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器件、其编程方法以及包括其的存储系统。所述非易失性存储器件包括衬底以及在与衬底相交的方向上堆叠的多个存储单元。所述编程方法向被选位线施加第一电压，向未选位线施加第二电压，向被选串选择线施加第三电压，向未选串选择线施加第四电压，并且向多个字线施加编程操作电压，其中，所述第一到第三电压是正电压。
-
-
公开(公告)号：CN102148059B
公开(公告)日：2015-07-22
申请号：CN201110034906.1
申请日：2011-02-09
Applicant: 三星电子株式会社
CPC classification number: G11C16/16 , G11C16/0483 , G11C16/08 , G11C16/14 , G11C16/26
Abstract: 提供了非易失性存储器件、其操作方法以及包括该非易失性存储器件的存储系统。在所述操作方法中，可以被浮置连接到位线的第一串的地选择线。可以向连接到所述位线的第二串的地选择线施加擦除禁止电压。可以向所述第一串和第二串施加擦除操作电压。
-
公开(公告)号：CN102034548B
公开(公告)日：2015-05-20
申请号：CN201010297753.5
申请日：2010-09-21
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G06F11/1072 , G11C11/10
Abstract: 一种非易失性存储器包括多个N位多电平单元(MLC)存储单元和控制器。所述多个N位MLC存储单元用于存储N页数据，每个MLC存储单元可编程为2N个阈值电压分布中的任一个，其中N是正数。所述控制器被配置成将N页数据编程到MLC存储单元，并且进行部分插入处理，在所述部分插入处理中N页数据被划分为M个页组，其中M是正数且每个页组包括N页数据中的至少之一，并且其中M页组中的每一个被应用于纠错码(ECC)电路以对相应M个页组生成奇偶校验位，其中M个组中的每组内的页当中的误码率(BER)被所述部分插入处理均衡。
-
公开(公告)号：CN102194523A
公开(公告)日：2011-09-21
申请号：CN201110047620.7
申请日：2011-02-28
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/04 , G11C16/08 , G11C16/16 , H01L27/1157 , H01L27/11582
Abstract: 提供一种非易失性存储器件的擦除方法。所述擦除方法向分别连接到所述存储单元的多条字线施加字线擦除电压，向连接到地选择晶体管的地选择线施加特定电压，向在向所述地选择线施加所述特定电压的步骤中在其中形成存储串的衬底施加擦除电压，以及响应于所述衬底的电压变化浮置所述地选择线。
-
Patent Agency Ranking
公开(公告)号：CN102034548A
公开(公告)日：2011-04-27
申请号：CN201010297753.5
申请日：2010-09-21
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G06F11/1072 , G11C11/10
Abstract: 一种非易失性存储器包括多个N位多电平单元(MLC)存储单元和控制器。所述多个N位MLC存储单元用于存储N页数据，每个MLC存储单元可编程为2N个阈值电压分布中的任一个，其中N是正数。所述控制器被配置成将N页数据编程到MLC存储单元，并且进行部分插入处理，在所述部分插入处理中N页数据被划分为M个页组，其中M是正数且每个页组包括N页数据中的至少之一，并且其中M页组中的每一个被应用于纠错码(ECC)电路以对相应M个页组生成奇偶校验位，其中M个组中的每组内的页当中的误码率(BER)被所述部分插入处理均衡。
-
-
公开(公告)号：CN102194523B
公开(公告)日：2015-08-26
申请号：CN201110047620.7
申请日：2011-02-28
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/04 , G11C16/08 , G11C16/16 , H01L27/1157 , H01L27/11582
Abstract: 提供一种非易失性存储器件的擦除方法。所述擦除方法向分别连接到所述存储单元的多条字线施加字线擦除电压，向连接到地选择晶体管的地选择线施加特定电压，向在向所述地选择线施加所述特定电压的步骤中在其中形成存储串的衬底施加擦除电压，以及响应于所述衬底的电压变化浮置所述地选择线。
-
公开(公告)号：CN102148058B
公开(公告)日：2015-06-24
申请号：CN201010616568.8
申请日：2010-12-31
Applicant: 三星电子株式会社
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/0483 , G11C16/3418
Abstract: 集成电路存储器件包括非易失性N位存储单元阵列，其中N为大于1的整数。还提供控制电路以从N位存储单元中可靠地读取数据。此外，该控制电路电耦接到所述阵列，它被配置为用于确定在阵列的所选择的N位存储单元中所存储数据的至少一位的数值。这可以通过利用在读操作期间被应用于所选择的N位存储单元的相应多个不相等的读电压对从所选择的N位存储单元中读取的至少一个硬数据和多个软数据(例如，6个数据值)进行解码来实现。
-
公开(公告)号：CN103093818A
公开(公告)日：2013-05-08
申请号：CN201210436459.7
申请日：2012-11-05
Applicant: 三星电子株式会社
CPC classification number: G06F11/1016 , G06F11/08 , G06F11/10 , G06F11/1008 , G06F11/1048 , G06F11/1068 , G06F11/1076 , G06F11/108 , G11C11/5628 , G11C16/10 , G11C16/3418 , H03M13/151 , H03M13/1525 , H03M13/1545
Abstract: 一种存储系统及其操作方法，存储系统包括：非易失性存储装置和存储器控制器，存储器控制器配置为控制非易失性存储装置，并配置为向非易失性存储装置提供包括从该非易失性存储装置读取的数据的错误的错误位置信息的错误标志信息。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.024 seconds)
