-
公开(公告)号：CN118613050A
公开(公告)日：2024-09-06
申请号：CN202410216519.7
申请日：2024-02-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，所述半导体存储器件包括：有源图案，位于第一基板上并且包括在第一方向上彼此相反的第一表面和第二表面；数据存储图案，位于所述有源图案与所述第一基板之间并且连接到所述有源图案的所述第一表面；位线，位于所述有源图案上，连接到所述有源图案的所述第二表面，并且在第二方向上延伸；字线，位于所述有源图案的侧壁上；第二基板；外围栅极结构，位于所述第二基板的第一表面上；第一连接布线结构，位于所述第二基板的所述第一表面上并且连接到所述外围栅极结构和所述位线；第二连接布线结构，位于所述第二基板的第二表面上；以及贯通通路，穿透所述第二基板并且连接所述第一连接布线结构和所述第二连接布线结构。
-
公开(公告)号：CN119277775A
公开(公告)日：2025-01-07
申请号：CN202410631012.8
申请日：2024-05-21
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括：有源阵列，其中，多个有源图案被布置在衬底上；栅极结构，其在第一方向上延伸并与有源图案的中心部分交叉；位线结构，其接触有源图案的与栅极结构的第一侧壁相邻的第一部分，并在第二方向上延伸；以及电容器，其电连接到有源图案中的每一个有源图案的与栅极结构的第二侧壁相邻的第二部分。在平面图中，有源图案中的每一个有源图案的上端部分和有源图案中的每一个有源图案的下端部分被布置为在相对于第一方向倾斜的第三方向上间隔开。在第二方向上并排布置的有源图案形成有源列。
-
公开(公告)号：CN118829206A
公开(公告)日：2024-10-22
申请号：CN202410202718.2
申请日：2024-02-23
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置。半导体存储器装置包括：衬底；衬底上的沟道区；第一源极/漏极区和第二源极/漏极区，该第一源极/漏极区和第二源极/漏极区电连接至沟道区；栅电极，其在第一方向上延伸并且位于沟道区上；导电线，其在与第一方向相交的第二方向上延伸，并且电连接至第二源极/漏极区；以及电容器结构，其在衬底上电连接至第一源极/漏极区。电容器结构可包括：多个第一电极，该多个第一电极在垂直于衬底的上表面的第三方向上堆叠并且彼此间隔开；多个沟槽，该多个沟槽延伸至多个第一电极中；电容器电介质膜，其沿着多个沟槽中的每一个的侧壁延伸；以及多个第二电极，该多个第二电极分别在多个沟槽中。
-
公开(公告)号：CN118555825A
公开(公告)日：2024-08-27
申请号：CN202311818795.2
申请日：2023-12-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器装置，包括：半导体衬底；堆叠结构，其包括交替地堆叠在半导体衬底上的字线和层间电介质图案；蚀刻停止层，其在堆叠结构上；半导体图案，其穿透字线；位线，其与半导体图案接触；封盖电介质图案，其位于位线和字线之间，封盖电介质图案覆盖字线的侧壁；以及数据存储元件，其在半导体衬底上，其中，蚀刻停止层的底表面的水平高度与数据存储元件的顶表面的水平高度相同。
-
公开(公告)号：CN118434129A
公开(公告)日：2024-08-02
申请号：CN202311511610.3
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H10B63/00 , H10B63/10 , H01L23/498 , H01L23/528
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。
-
Patent Agency Ranking
公开(公告)号：CN118450698A
公开(公告)日：2024-08-06
申请号：CN202410092580.5
申请日：2024-01-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括栅极结构、位线结构、接触插塞结构、堆叠结构和电容器。栅极结构设置在第一基板上。位线结构设置在栅极结构上。接触插塞结构设置在第一基板上并与位线结构间隔开。堆叠结构设置在位线结构和接触插塞结构上，并可以包括在与第一基板的上表面基本上垂直的垂直方向上交替堆叠的绝缘层和板电极。电容器包括延伸穿过堆叠结构并接触接触插塞结构的第二电极。铁电图案设置在第二电极的侧壁上。第一电极设置在铁电图形的侧壁上、分别接触板电极的侧壁并在垂直方向上彼此间隔开。
-
-
公开(公告)号：CN118829230A
公开(公告)日：2024-10-22
申请号：CN202311636827.7
申请日：2023-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：位线，其在第一方向上延伸；有源图案，其位于位线上，并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，其位于第一垂直部分与第二垂直部分之间的水平部分上，在与第一方向交叉的第二方向上延伸；栅极绝缘图案，其位于第一字线和第二字线与有源图案之间；以及电容器，其连接到第一垂直部分和第二垂直部分中的每一者，并且包括第一电极图案、位于第一电极图案上的第二电极图案和位于第一电极图案与第二电极图案之间的铁电图案，该第一电极图案连接到第一垂直部分和第二垂直部分中的一者。
-
公开(公告)号：CN118678698A
公开(公告)日：2024-09-20
申请号：CN202410189715.X
申请日：2024-02-20
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，其包括：在基板上的外围栅极结构；在外围栅极结构上的第一接合焊盘；在第一接合焊盘上的屏蔽导电图案；位于屏蔽导电图案与第一接合焊盘之间并且接触第一接合焊盘的第二接合焊盘；在屏蔽导电图案上沿第一方向延伸的位线；在所述位线上的有源图案，并且该有源图案包括下表面和上表面以及在第一方向上彼此相反的第一侧壁和第二侧壁，该有源图案的下表面连接到位线；位于有源图案的第一侧壁上并且在第三方向上延伸的字线；以及位于有源图案上的数据存储图案，并且该数据存储图案连接到有源图案的上表面。
-
公开(公告)号：CN117881183A
公开(公告)日：2024-04-12
申请号：CN202311198493.X
申请日：2023-09-15
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供一种半导体存储器件。该半导体存储器件包括：衬底；栅电极，在衬底上；位线，在衬底上；单元半导体图案，在栅电极的一侧并且电连接到位线；电容器结构，包括电连接到单元半导体图案的第一电极、第一电极上的第二电极、以及在第一电极与第二电极之间的电容器介电膜；位线跨接线，在第二方向上与位线间隔开并且电连接到位线；位线选择线，在位线与位线跨接线之间；以及选择半导体图案，在位线与位线跨接线之间，并且与位线、位线跨接线和位线选择线全部电连接。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.035 seconds)
