-
-
公开(公告)号：CN1077049A
公开(公告)日：1993-10-06
申请号：CN92115052.0
申请日：1992-12-31
Applicant: 三星电子株式会社
Inventor： 金镇祺
IPC: G11C16/02
CPC classification number: G06F11/1008 , G06F11/1076
Abstract: 公开了一种EEPROM，该EEPROM有一个存储器阵列，该阵列包括多个位线、多个分别与各位线和奇偶位单元相连接的存储单元和一个错误检验和校正电路，其中列选通器与多个位线相连接，用以将所输入的数据存入相应的页面缓冲器中，并以输入数据的多个字节为单位处理存储数据，从而产生奇偶位数据，该奇偶位数据由多个随机写入页面缓冲器中的二进制位组成。最好配备一个分隔设备，供控制页面缓冲器与多个位线之间的连接。
-
公开(公告)号：CN1092548A
公开(公告)日：1994-09-21
申请号：CN94100839.8
申请日：1994-01-13
Applicant: 三星电子株式会社
IPC: G11C14/00 , H01L27/112
Abstract: 一种在编程时不必给未选位线加上高的编程禁止电压就能缩小芯片面积和功耗、防止过编程的非易失性半导体存贮器。在块擦除操作中，令被选存贮块的字线处于参考电压，而令未选字线处于浮动态，给衬底加上擦除电压，则处于浮动态的字线就会自动防止通过电容耦合上述擦除电压而被擦除。
-
Patent Agency Ranking
公开(公告)号：CN1075572A
公开(公告)日：1993-08-25
申请号：CN92103954.9
申请日：1992-04-30
Applicant: 三星电子株式会社
IPC: G11C11/34 , H01L27/108
CPC classification number: G11C16/3486 , G11C16/10 , G11C16/3459 , G11C16/3468 , G11C2216/14
Abstract: 一种非易失性半导体存储器，及对它的优化编程方法。该存储器的“与非”结构存储单元阵列由一组串联存储单元构成，每个存储单元由半导体基片上的电荷存储层和控制栅极相叠而成，并可通过电荷存储层与基片间的电荷互换实现电擦除。程序状态被优化并通过采用验证电位而避免过度编程。用芯片内部验证功能自动优化编程，芯片的功能得到加强，整个系统性能亦被加强。此外，本发明可用于已有的产品中。
-
公开(公告)号：CN1099679C
公开(公告)日：2003-01-22
申请号：CN95117155.0
申请日：1995-09-02
Applicant: 三星电子株式会社
IPC: G11C16/16
CPC classification number: G11C16/3445 , G11C16/08 , G11C16/16 , G11C16/344
Abstract: 提供一种同时擦去应变更的已写入多个存储块的数据的电可擦可编程的非易失性半导体存储器件。该非易失性半导体存储器件具有多个与存储块相接的块选择电路，该多个块选择电路寄存着块选择标志，以便在擦去工作中选择至少一个所选定的存储块内的多个存储晶体管的控制栅，由于分别具有寄存着使其余的非选择的存储块内的多个存储晶体管的控制栅浮动的复位标志的寄存装置，在该擦去工作中只同时擦去该所选定的存储块内的存储晶体管。
-
公开(公告)号：CN1035698C
公开(公告)日：1997-08-20
申请号：CN92115052.0
申请日：1992-12-31
Applicant: 三星电子株式会社
Inventor： 金镇祺
IPC: G11C16/02
CPC classification number: G06F11/1008 , G06F11/1076
Abstract: 公开了一种EEPROM，该EEPROM有一个存储器阵列，该阵列包括多个位线、多个分别与各位线和奇偶位单元相连接的存储单元和一个错误检验和校正电路，其中列选通器与多个位线相连接，用以将所输入的数据存入相应的页面缓冲器中，并以输入数据的多个字节为单位处理存储数据，从而产生奇偶位数据，该奇偶位数据由多个随机写入页面缓冲器中的二进制位组成。最好配备一个分隔设备，供控制页面缓冲器与多个位线之间的连接。
-
公开(公告)号：CN1139812A
公开(公告)日：1997-01-08
申请号：CN95117155.0
申请日：1995-09-02
Applicant: 三星电子株式会社
IPC: G11C14/00
CPC classification number: G11C16/3445 , G11C16/08 , G11C16/16 , G11C16/344
Abstract: 提供一种同时擦去应变更的已写入多个存储块的数据的电可擦可编程的非易失性半导体存储器件。该非易失性半导体存储器件具有多个与存储块相接的块选择电路，该多个块选择电路寄存着块选择标志，以便在擦去工作中选择至少一个所选定的存储块内的多个存储晶体管的控制栅，由于分别具有寄存着使其余的非选择的存储块内的多个存储晶体管的控制栅浮动的复位标志的寄存装置，在该擦去工作中只同时擦去该所选定的存储块内的存储晶体管。
-
公开(公告)号：CN1032283C
公开(公告)日：1996-07-10
申请号：CN92103954.9
申请日：1992-04-30
Applicant: 三星电子株式会社
IPC: G11C17/00 , H01L27/108
CPC classification number: G11C16/3486 , G11C16/10 , G11C16/3459 , G11C16/3468 , G11C2216/14
Abstract: 一种非易失性半导体存储器，特别是“与非”结构的EEPROM，及一种对它的优化编程方法。该存储器包括：由一组串联存储单元构成的“与非”结构存储单元阵列，每个存储单元由电荷存储层和半导体基片上的控制栅极相迭而构成，并可通过电荷存储层与基片间的电荷互换实现电擦除，数据锁存电路LT；高电压源电路HV，电流源电路CS；程序检验电路PC；及程序状态检验电路PS。程序状态被优化并不受参数变化之影响，通过采用验证电位而避免过度编程，由于采用芯片内部验正功能自动优化编程，芯片的功能得到加强。无须外部控制，则整个系统性能亦被加强。此外，采用了已有的带页功能的闪烁存储器中的页寄存器PB，则本发明可用于已有的产品中。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
