-
公开(公告)号：CN109658972A
公开(公告)日：2019-04-19
申请号：CN201810762275.7
申请日：2018-07-12
Applicant: 三星电子株式会社
Inventor： 李知尚
IPC: G11C29/02
CPC classification number: G11C16/14 , G11C11/5628 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/3445 , G11C16/3459 , G11C16/3468 , G11C16/3472 , G11C16/3481 , G11C29/02
Abstract: 提供了一种非易失性存储器设备的操作方法，该非易失性存储器设备包括分别连接到多个字线的多个存储器单元。该操作方法包括：将擦除检测电压施加到多个字线中的所选字线，以响应于编程命令对连接到所选字线的存储器单元执行擦除检测操作；在擦除检测操作之后，将编程电压施加到所选字线；以及对已经执行擦除检测操作的存储器单元中的欠擦除单元的数目进行计数。
-
公开(公告)号：CN104094354A
公开(公告)日：2014-10-08
申请号：CN201280068979.5
申请日：2012-11-27
Applicant: 桑迪士克科技股份有限公司
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C16/3468
Abstract: 一种使用多遍编程方案的非易失性存储器使得能够在减少浮置栅极到浮置栅极扰动(Yupin效应)的情况下对多级存储器单元的页进行编程。存储器单元在被划分为表示一系列递增编程状态(DE、D1、D2、D3、D4、D5、D6、D7)的多个带的共同阈值电压范围或窗口内操作。所述系列被分为两半，较低组和较高组(DVLM)。存储器单元在第一次存储编程遍中编程，使得具有来自较高组的目标状态的页的存储器单元被编程为接近阈值窗口中的中间的分阶区域。具体地，与先前的方案相比，它们被编程为更接近它们的目标目的地，而不导致更多的性能损失(步骤2)。然后，随后的遍将更快地完成编程(步骤3、4)。由于随后的遍中阈值电压改变减少，因此Yupin效应减少。
-
公开(公告)号：CN102203874B
公开(公告)日：2014-05-14
申请号：CN200980142518.6
申请日：2009-09-29
Applicant: 桑迪士克股份有限公司
Inventor： 格里特·简·海明克
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3468 , G11C16/3486 , G11C2211/5621 , G11C2211/5648
Abstract: 对于多个非易失性存储器元件执行多个编程处理。每个所述编程处理用于使用编程脉冲至少将非易失性存储器元件的子集编程至相应的目标条件集合。至少所述编程处理的子集包括标识与实现相应编程处理的特定结果相关的编程脉冲并且在用于非易失性存储器元件的一个或多个可替选结果处执行一个或多个感测操作、如果所述一个或多个感测操作确定出多于预定数量的非易失性存储器元件实现所述一个或多个可替选结果的第一可替选结果，则基于所述第一可替选结果和编程脉冲的标识，调整后续编程处理。如果所述一个或多个感测操作确定出少于所需数量的非易失性存储器元件实现任一所述可替选结果，则基于编程脉冲的标识，调整后续编程处理。
-
公开(公告)号：CN102034541B
公开(公告)日：2013-12-18
申请号：CN201010111406.9
申请日：2010-02-04
Applicant: 旺宏电子股份有限公司
IPC: G11C16/06 , G11C16/34 , G11C16/02 , H01L27/115
CPC classification number: G11C16/3468 , G11C16/0466 , G11C16/10
Abstract: 本发明是有关于一种非挥发性记忆体及其操作方法。该非挥发性记忆体的操作方法，适用于具有第一储存位置与第二储存位置的多阶记忆胞，并包括下列步骤：设定N个临界电压分布曲线，其中N个临界电压分布曲线相对于N个位准，N为大于2的整数；当第一与第二储存位置进行程序化至第1与第N个位准的运作时，分别参照第1个临界电压分布曲线与临界电压辅助曲线，而将第一与第二储存位置程序化至第1个位准与辅助位准；以及，当第一与第二储存位置不是进行程序化至第1与第N个位准的运作时，参照第i个临界电压分布曲线而将第一与第二储存位置程序化至第i个位准，i为整数且1≤i≤N。
-
公开(公告)号：CN101421795B
公开(公告)日：2013-03-06
申请号：CN200780012832.3
申请日：2007-04-05
Applicant: 美国亚德诺半导体公司
CPC classification number: G11C16/3468 , G11C16/3477
Abstract: 本申请解决擦除EEPROM期间产生的FN隧穿擦除周期没有自限性的问题。现有方法通过采用监视算法来解决该问题。然而，这些算法使擦除过程时间变慢。本申请提供另一种方法来擦除EEPROM单元，该方法减少了对监视算法的需要。所述方法包括提高擦除栅处的电势并降低控制栅处的电势以引起穿过擦除栅的FN隧穿的初始步骤。采用随后的软编程步骤提高控制栅处的电势，使其足以引起穿过晶体管氧化物层的FN隧穿。还公开了一种特别适合这种方法的新结构。
-
Patent Agency Ranking
公开(公告)号：CN1866544B
公开(公告)日：2010-06-09
申请号：CN200610077234.1
申请日：2006-04-28
Applicant: 株式会社瑞萨科技
IPC: H01L29/788
CPC classification number: G11C16/3468 , G11C16/344 , G11C16/3445 , G11C16/3477 , H01L27/11526 , H01L27/11529
Abstract: 在非易失性存储单元(MC；MC0，MC1)中，与存储单元晶体管(MT)串联连接选择晶体管(ST)。该选择晶体管为2层栅极结构，分别驱动各栅极(G1，G2)的电压。使用这些选择晶体管的层叠栅极电极间的电容耦合，将选择晶体管的栅极电位设定为预定的电压电平。可减小选择晶体管栅极电压产生部的产生电压电平的绝对值，降低消费电流，此外，可减小电压产生部的版面设计面积。
-
公开(公告)号：CN101563730A
公开(公告)日：2009-10-21
申请号：CN200780035966.7
申请日：2007-09-28
Applicant: 赛普拉斯半导体公司
Inventor： 弗雷德里克·B·詹纳
IPC: G11C13/00
CPC classification number: G11C16/3468 , G11C16/0466 , G11C16/16 , G11C16/3477
Abstract: 一种在对存储器阵列应用编程电压进行包括三步工艺体编程的写操作，体擦除存储器阵列以及选择性的抑制存储器阵列的一个或多个存储器单元等时消除非易失性电荷俘获存储器件阵列过擦除的方法。
-
公开(公告)号：CN100530435C
公开(公告)日：2009-08-19
申请号：CN200580023225.8
申请日：2005-05-20
Applicant: 桑迪士克股份有限公司
IPC: G11C16/34
CPC classification number: G11C16/3468
Abstract: 根据各种实施例的系统和方法可提供非易失性半导体存储器中的全面擦除检验和缺陷检测。在一个实施例中，通过使用复数个测试条件以更好地检测一组存储元件的有缺陷和/或未充分擦除的存储元件来检验擦除所述组存储元件的结果。举例来说，可通过在将所述存储元件处在一擦除状态时将其偏压为接通的情况下在复数个方向上测试一NAND串的充电来检验擦除所述NAND串的结果。如果一存储元件串通过一第一测试过程或操作但未能通过第二测试过程或操作，那么可确定所述串未能通过所述擦除过程且可能为有缺陷的。通过在第一(380)和第二(382)方向上测试所述串的充电或导电性，根据各种实施例的系统和方法的任何晶体管中的缺陷可提供非易失性半导体存储器中的全面擦除检验和缺陷检测。在一个实施例中，通过使用复数个测试条件以更好地检测一组存储元件的有缺陷和/或未充分擦除的存储元件来检验擦除所述组存储元件的结果。举例来说，可通过在所述存储元件处在一擦除状态时将其偏压为接通的情况下在复数个方向上测试一NAND串的充电来检验擦除所述NAND串的结果。如果一存储元件串通过一第一测试过程或操作但未能通过一第二测试过程或操作，那么可确定所述串未能通过所述擦除过程且可能为有缺陷的。通过在复数个方向上测试所述串的充电或导电性，在一组条件下被掩盖的所述串的任何晶体管中的缺陷可在一第二组偏压条件下被暴露。举例来说，一串可通过一擦除检验操作但接着被读取为包括一个或一个以上被编程的存储元件。此串可为有缺陷的且被映射出存储器装置。
-
公开(公告)号：CN101421795A
公开(公告)日：2009-04-29
申请号：CN200780012832.3
申请日：2007-04-05
Applicant: 模拟装置公司
CPC classification number: G11C16/3468 , G11C16/3477
Abstract: 本申请解决擦除EEPROM期间产生的FN隧穿擦除周期没有自限性的问题。现有方法通过采用监视算法来解决该问题。然而，这些算法使擦除过程时间变慢。本申请提供另一种方法来擦除EEPROM单元，该方法减少了对监视算法的需要。所述方法包括提高擦除栅处的电势并降低控制栅处的电势以引起穿过擦除栅的FN隧穿的初始步骤。采用随后的软编程步骤提高控制栅处的电势，使其足以引起穿过晶体管氧化物层的FN隧穿。还公开了一种特别适合这种方法的新结构。
-
公开(公告)号：CN1258225C
公开(公告)日：2006-05-31
申请号：CN03158490.X
申请日：1997-03-24
Applicant: LG半导体株式会社
IPC: H01L27/115 , G11C14/00 , G11C16/02
CPC classification number: G11C16/3481 , G11C11/5621 , G11C11/5628 , G11C11/5635 , G11C16/0416 , G11C16/3468 , G11C2211/5611 , G11C2211/5621 , G11C2211/5624 , H01L27/115 , H01L29/42324
Abstract: 一非易失性存储装置，包括在编程中用于存储电荷载流子的浮置栅，在编程中通过向浮置栅注入由外界引入的电荷载流子而执行编程的编程栅、在擦除中将存储在浮栅中的电荷载流子排放到外界的擦除栅、在编程中控制由编程栅向浮置栅提供的电荷载流子量的控制栅、以及在编程中校验由编程栅提供的电荷载流子量的校验部分。
-
-
-
-
-
-
-
-
-
Search Results
105
records
(took 0.02 seconds)
