公开(公告)号：CN110491855A

公开(公告)日：2019-11-22

申请号：CN201811583019.8

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 金桐 ,  李基硕 ,  尹灿植 ,  朴济民 ,  安佑松

IPC: H01L23/498 ,  H01L29/423 ,  H01L27/108

Abstract: 一种集成电路装置包括：衬底，其具有包括第一有源区的单元阵列区域和包括第二有源区的外围电路区域；直接接触件，其连接至单元阵列区域中的第一有源区；位线结构，其连接至单元阵列区域中的直接接触件；以及外围电路区域中的第二有源区上的外围电路栅极结构，其中，外围电路栅极结构包括各自掺杂有彼此掺杂浓度不同的载流子杂质的两个掺杂的半导体层。

公开(公告)号：CN109524383B

公开(公告)日：2023-05-30

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

公开(公告)号：CN112447726A

公开(公告)日：2021-03-05

申请号：CN202010644166.2

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金根楠 ,  金桐 ,  金奉秀 ,  金恩娥 ,  尹燦植 ,  李基硕 ,  丁贤玉 ,  韩成熙 ,  黄有商

IPC: H01L27/108 ,  H01L23/528 ,  H01L21/8242

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。

公开(公告)号：CN113410225A

公开(公告)日：2021-09-17

申请号：CN202011481686.2

申请日：2020-12-15

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  朴素贤 ,  金大元 ,  金桐 ,  金恩娥 ,  朴哲权 ,  朴台镇 ,  李基硕 ,  韩成熙

IPC: H01L27/02 ,  H01L27/108 ,  H01L43/08 ,  H01L45/00

Abstract: 公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。

公开(公告)号：CN110400838A

公开(公告)日：2019-11-01

申请号：CN201910238662.5

申请日：2019-03-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  金桐 ,  李明东

IPC: H01L29/423 ,  H01L27/092

Abstract: 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

公开(公告)号：CN109524383A

公开(公告)日：2019-03-26

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L23/528 ,  H01L23/535 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10891 ,  H01L27/10894 ,  H01L27/10897 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76847 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283

Abstract: 一种半导体存储器件包括：衬底，包括有源区；字线，在所述衬底中，并且每个字线沿与衬底的上表面平行的第一方向延伸；位线结构，分别与有源区相连，并且每个位线结构沿与第一方向相交的第二方向延伸；以及间隔物结构，在所述位线结构中的相应位线结构的侧壁上。每个间隔物结构包括第一间隔物、第二间隔物和第三间隔物。第二间隔物设置在第一间隔物和第三间隔物之间，并且包括由第二间隔物的内表面限定的至少一个空隙。所述第二间隔物的高度大于所述至少一个空隙的高度。