集成电路器件
    1.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN118231404A

    公开(公告)日:2024-06-21

    申请号:CN202311548046.2

    申请日:2023-11-20

    Abstract: 一种集成电路器件可以包括衬底,该衬底包括在第一水平方向上纵向地延伸的字线沟槽、沿着字线沟槽的内表面延伸的栅极电介质膜、位于字线沟槽的在栅极电介质膜上的下部部分中并且在第一水平方向上纵向地延伸的字线、以及位于字线沟槽的在字线上的上部部分中并且在第一水平方向上纵向地延伸的绝缘覆盖图案。该字线可以包括功函数控制导电插塞,该功函数控制导电插塞包括具有金属掺杂剂的导电金属氮化物,并且功函数控制导电插塞包括与绝缘覆盖图案的底表面接触的顶表面、与栅极电介质膜接触的侧壁、以及与单块层接触的底表面。

    半导体器件
    3.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115799215A

    公开(公告)日:2023-03-14

    申请号:CN202210811414.7

    申请日:2022-07-11

    Abstract: 公开了一种半导体器件和制造其的方法。该半导体器件可以包括在其中具有在第一方向上延伸的凹槽的衬底、在凹槽中的栅极绝缘层、在凹槽中并且在栅极绝缘层上的第一导电图案、以及在凹槽中并且在第一导电图案上的字线盖图案。第一导电图案可以包括第一材料,并且可以包括与字线盖图案相邻的第一导电部分和与凹槽的底端相邻的第二导电部分。第一导电部分的第一材料的晶粒的最大尺寸可以等于或大于第二导电部分的第一材料的晶粒的最大尺寸。

    半导体存储器件
    4.
    发明公开

    公开(公告)号:CN118678664A

    公开(公告)日:2024-09-20

    申请号:CN202311628727.X

    申请日:2023-11-30

    Abstract: 提供了一种半导体存储器件。半导体器件可以包括:半导体衬底,具有限定有源区的器件隔离沟槽;器件隔离层,设置在器件隔离沟槽中;栅极沟槽,沿第一方向延伸并且与半导体衬底的有源区和器件隔离层交叉;字线,分别设置在栅极沟槽中,每个栅极沟槽可以包括第一沟槽部分和第二沟槽部分,第一沟槽部分在有源区中,第二沟槽部分在器件隔离层中,第一沟槽部分可以具有第一深度,并且第二沟槽部分可以具有大于第一深度的第二深度,器件隔离层可以包括下部和在下部上的上部,下部位于比第一沟槽部分的底表面低的水平处,并且下部可以由具有比上部的介电常数低的介电常数的介电材料形成。

    半导体装置
    5.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118472031A

    公开(公告)日:2024-08-09

    申请号:CN202410061328.8

    申请日:2024-01-16

    Abstract: 半导体装置包括:从衬底突出的第一有源图案;栅极结构,其包括横向堆叠在第一有源图案的第一侧壁上的栅极绝缘层和栅极图案,栅极图案面向第一有源图案的第一侧壁并沿平行于衬底的上表面的第一方向延伸;以及第一导电层图案,其接触栅极绝缘层并从栅极结构的侧壁突出。第一导电层图案可以设置为面向第一有源图案在第一方向上的第二侧壁和第三侧壁,并且第一导电层图案可以与第一有源图案间隔开。

    用于同时形成弯曲和卷曲的冲压模具

    公开(公告)号:CN103212630A

    公开(公告)日:2013-07-24

    申请号:CN201310021903.3

    申请日:2013-01-21

    CPC classification number: B21D11/00 B21D19/08 B21D19/12 B21D37/08

    Abstract: 本发明提供了一种用于组合成型,能够同时执行弯曲工艺和卷曲工艺的冲压模具,所述冲压模具包括:第一模具,安装成执行竖直运动;第二模具,构造成从所述第一模具的下侧支撑工件;移动装置,构造成使由所述第二模具支撑的所述工件移动;夹持器,构造成夹持由所述移动装置移动的所述工件,以使所述工件安装在所述第二模具上;第三模具,设置在第一模具上以使安装在所述第二模具上的工件弯曲;以及第四模具,设置在所述第二模具上,以使完成了弯曲的工件卷曲。

    半导体存储器件
    7.
    发明公开

    公开(公告)号:CN118785704A

    公开(公告)日:2024-10-15

    申请号:CN202311518828.1

    申请日:2023-11-14

    Abstract: 由器件隔离层限定的有源区设置在衬底上。设置与有源区交叉的字线以及在字线与有源区之间的栅介电层。设置覆盖字线的上表面的封盖绝缘图案以及在字线上的位线。字线可以包括第一导电图案和在第一导电图案上的第二导电图案。第一导电图案可以包括第一金属元素。第二导电图案可以包括第一金属元素、功函数调节元素和扩散阻挡元素。扩散阻挡元素的原子半径可以小于第一金属元素的原子半径。

Patent Agency Ranking