-
公开(公告)号：CN112491398A
公开(公告)日：2021-03-12
申请号：CN202010699788.5
申请日：2020-07-20
Applicant: 三星电子株式会社
IPC: H03K3/017
Abstract: 提供了一种参数监测电路、占空比校正电路和阻抗校准电路。所述参数监测电路包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。
-
公开(公告)号：CN110060715A
公开(公告)日：2019-07-26
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN109390011A
公开(公告)日：2019-02-26
申请号：CN201810866354.2
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: G11C11/4063
Abstract: 存储器模块包括外部电阻器和共同连接到外部电阻器的多个存储器器件。每个存储器器件包括第一接收焊盘和第一发送焊盘。第一接收焊盘与接收阻抗校准命令相关联，并且第一发送焊盘与发送阻抗校准命令相关联。每个存储器器件通过环形拓扑将阻抗校准命令传送到在多个存储器器件中被选为主器件的第一存储器器件。第一存储器器件执行阻抗校准操作，响应于阻抗校准命令确定输出驱动器的电阻和目标输出高电平电压，并且在执行阻抗校准操作之后将阻抗校准命令传送到第二存储器器件。
-
公开(公告)号：CN119360912A
公开(公告)日：2025-01-24
申请号：CN202411465019.3
申请日：2024-10-21
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C7/10
Abstract: 公开了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括：数据垫，连接到外部存储器控制器；ZQ垫，连接到外部电阻器；数据驱动器和接收器，连接到数据垫，并且将第一数据信号输出到数据垫或者从数据垫接收第二数据信号；以及ZQ校准器，连接到ZQ垫。所述存储器装置基于ZQ垫的电压执行ZQ校准，生成ZQ码作为ZQ校准的结果，并且将ZQ码提供给数据驱动器和接收器。ZQ校准器响应于从外部存储器控制器接收的命令执行第一类型ZQ校准，并且在没有从外部存储器控制器接收到命令的情况下执行第二类型ZQ校准。
-
公开(公告)号：CN110060715B
公开(公告)日：2024-05-10
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
Patent Agency Ranking
公开(公告)号：CN116072196A
公开(公告)日：2023-05-05
申请号：CN202211076037.3
申请日：2022-09-02
Applicant: 三星电子株式会社
Abstract: 一种用于ZQ校准的装置和方法，包括：在输入/输出(I/O)电路上电时确定与和信号引脚连接的输入/输出(I/O)电路有关的强驱动电路和弱驱动电路；根据ZQ校准条件，向强驱动电路和弱驱动电路中的一个驱动电路提供与扫描代码相关的ZQ校准代码；以及向未被选择的电路提供与固定代码相关的ZQ校准代码，从而调整信号引脚的端接电阻。
-
公开(公告)号：CN109390011B
公开(公告)日：2022-08-09
申请号：CN201810866354.2
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: G11C11/4063
Abstract: 存储器模块包括外部电阻器和共同连接到外部电阻器的多个存储器器件。每个存储器器件包括第一接收焊盘和第一发送焊盘。第一接收焊盘与接收阻抗校准命令相关联，并且第一发送焊盘与发送阻抗校准命令相关联。每个存储器器件通过环形拓扑将阻抗校准命令传送到在多个存储器器件中被选为主器件的第一存储器器件。第一存储器器件执行阻抗校准操作，响应于阻抗校准命令确定输出驱动器的电阻和目标输出高电平电压，并且在执行阻抗校准操作之后将阻抗校准命令传送到第二存储器器件。
-
公开(公告)号：CN114822623A
公开(公告)日：2022-07-29
申请号：CN202210028051.X
申请日：2022-01-11
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 一种存储设备包括多个存储器芯片和芯片。多个存储器芯片包括被配置成基于第一时钟信号产生第一信号的第一存储器芯片，以及被配置成基于第二时钟信号产生第二信号的第二存储器芯片。该芯片被配置成接收第一和第二信号并且基于第一和第二信号的占空比产生并输出第一和第二比较信号。第一存储器芯片还被配置成基于第一比较信号通过调节第一时钟信号的占空比来产生第一经校正信号，并且第二存储器芯片还被配置成基于第二比较信号通过调节第二时钟信号的占空比来产生第二经校正信号。
-
公开(公告)号：CN114360591A
公开(公告)日：2022-04-15
申请号：CN202111075585.X
申请日：2021-09-14
Applicant: 三星电子株式会社
Abstract: 提供了一种隐藏最低有效比特(HLSB)的高分辨率阻抗调节(ZQ)校准方法、存储器装置以及多芯片封装件。该高分辨率ZQ校准方法通过将隐藏最低有效比特(HLSB)添加到阻抗调节(ZQ)焊盘的ZQ校准操作中输出的n比特的ZQ码来生成n+1比特的数据输入/输出(DQ)码而没有增加校准时间。通过n+1比特的DQ码，DQ焊盘的终端电阻的改变减小为尽可能小。
-
公开(公告)号：CN112447213A
公开(公告)日：2021-03-05
申请号：CN202010616297.X
申请日：2020-06-30
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种具有减少的校准时间的多芯片封装件及其阻抗控制(ZQ)校准方法。所述多芯片封装件的主芯片通过使用ZQ电阻器来执行第一ZQ校准操作，然后其他从芯片基于与所述主芯片的DQ焊盘的一一对应关系通过使用所述主芯片的DQ焊盘的终端电阻值同时针对所述从芯片的数据输入/输出(DQ)焊盘执行第二ZQ校准操作。所述多芯片封装件通过执行两个ZQ校准操作来完成ZQ校准，从而减少了ZQ校准时间。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.072 seconds)
