-
公开(公告)号：CN104796140A
公开(公告)日：2015-07-22
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 本发明提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN104796140B8
公开(公告)日：2019-07-12
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN104428996A
公开(公告)日：2015-03-18
申请号：CN201380024582.0
申请日：2013-05-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
CPC classification number: H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
Abstract: 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
公开(公告)号：CN119360912A
公开(公告)日：2025-01-24
申请号：CN202411465019.3
申请日：2024-10-21
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C7/10
Abstract: 公开了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括：数据垫，连接到外部存储器控制器；ZQ垫，连接到外部电阻器；数据驱动器和接收器，连接到数据垫，并且将第一数据信号输出到数据垫或者从数据垫接收第二数据信号；以及ZQ校准器，连接到ZQ垫。所述存储器装置基于ZQ垫的电压执行ZQ校准，生成ZQ码作为ZQ校准的结果，并且将ZQ码提供给数据驱动器和接收器。ZQ校准器响应于从外部存储器控制器接收的命令执行第一类型ZQ校准，并且在没有从外部存储器控制器接收到命令的情况下执行第二类型ZQ校准。
-
公开(公告)号：CN120016855A
公开(公告)日：2025-05-16
申请号：CN202410949414.2
申请日：2024-07-16
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H02M7/483 , G11C11/4074
Abstract: 提供了电源装置和存储器模块。电源装置包括三电平转换电路、双路径混合转换电路以及辅助开关电路。三电平转换电路包括用于三电平操作的飞驰电容器，并且基于输入电压、多个第一控制信号和飞驰电容器生成中间电压。双路径混合转换电路包括第一路径、第二路径、第一路径中的电感器和第二路径中的混合电容器，并且基于中间电压、第二控制信号、电感器和混合电容器生成输出电压。辅助开关电路基于第三控制信号控制流过混合电容器的电流。电源装置根据操作模式基于四阶段方案或六阶段方案进行操作。
-
Patent Agency Ranking
公开(公告)号：CN104796140B
公开(公告)日：2019-05-10
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN104428996B
公开(公告)日：2017-03-29
申请号：CN201380024582.0
申请日：2013-05-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
CPC classification number: H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
Abstract: 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
公开(公告)号：CN109936223A
公开(公告)日：2019-06-25
申请号：CN201811417969.3
申请日：2018-11-26
Applicant: 瑞尼斯股份有限公司 , 成均馆大学校产学协力团
Abstract: 公开一种无线电力接收装置，包括：栅极驱动器，其生成在开启电压与关闭电压间转换的栅极信号；整流器，其连接于电感器的两端，包括根据各个所述栅极信号而控制开启/关闭状态的FET；整流器输出感知部，其感知所述整流器的输出值；及阻抗控制部，其以所述输出值为基础，控制所述栅极信号的占空比及将所述FET变成开启状态的所述开启电压中一者以上，从而控制所述整流器的阻抗。
-
公开(公告)号：CN109416974A
公开(公告)日：2019-03-01
申请号：CN201780033866.4
申请日：2017-02-23
Applicant: 韩国科学技术院 , 成均馆大学校产学协力团
Abstract: 一种电感器布局和集成电路装置，其通过屏蔽电感器之间的磁耦合而改善了电感器之间的绝缘。第一和第二电感器线圈彼此之间水平间隔。导体环路平行地设置在第一电感器线圈上方，并且屏蔽第一和第二电感器线圈之间的磁耦合，其方式是由与第一时变磁场磁性互连的导体环路中流动的感应电流所产生的第二磁场的磁通量来抵销由第二电感器线圈产生的第一时变磁场的一部分磁通量。电感器布局可以应用于RFIC装置，以减少功率放大器(PA)的电感器和振荡器之间的磁耦合。可以提高装置性能以及生产尺寸非常小的RFIC。
-
公开(公告)号：CN117811574A
公开(公告)日：2024-04-02
申请号：CN202310425342.7
申请日：2023-04-19
Applicant: 斯凯芯片有限公司 , 成均馆大学校产学协力团
Abstract: 通过向锁相环电路的反馈回路添加分频器，并向环路电流添加相位调节电流来实现内部相移，该锁相环电路被配置为确定无线传输终端的传输频率。由于相位调节电流被施加到加法器电路，即使反馈回路处于稳定状态，也仍然保持相位差，因此，反馈分频器的输出以施加给加法器电路的相位调节电流所期望的参考频率保持该相位差。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.044 seconds)
