公开(公告)号：CN115706048A

公开(公告)日：2023-02-17

申请号：CN202210920442.2

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  崔圭峰 ,  朴鍊皓 ,  朴恩实 ,  李晋硕 ,  林旺燮 ,  崔庆寅

IPC: H01L21/762 ,  H01L21/336 ,  H01L21/331 ,  H01L29/06

Abstract: 一种制造半导体装置的方法包括：在衬底上形成在其间具有不同的间隔的第一初始有源图案至第三初始有源图案；分别在第一初始有源图案与第二初始有源图案之间以及第二初始有源图案与第三初始有源图案之间形成第一场绝缘层和第二场绝缘层；以及分别在基于第一初始有源图案至第三初始有源图案形成的第一有源图案至第三有源图案上形成第一栅电极至第三栅电极，第一栅电极至第三栅电极通过第一栅极隔离结构和第二栅极隔离结构分离。

公开(公告)号：CN115621280A

公开(公告)日：2023-01-17

申请号：CN202210806228.4

申请日：2022-07-08

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  朴鍊皓 ,  崔圭峰 ,  朴恩实 ,  李俊锡 ,  李晋硕

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括分别在第一方向上延伸并布置在第一线上的第一有源鳍和第二有源鳍，基底具有在第一有源与第二有源鳍之间的凹部；器件隔离膜，在基底上；第一栅极结构和第二栅极结构，分别在第一有源鳍和第二有源鳍上，并且在第二方向上延伸；以及场分离层，具有在第一有源鳍与第二有源鳍之间且在凹部中的第一部分以及在第二方向上从第一部分的两侧延伸到器件隔离膜的上表面的第二部分。凹部具有在与第一方向和第二方向相交的第三方向上比器件隔离膜的上表面低的底表面，并且器件隔离膜的上表面的区域具有平坦的表面。

公开(公告)号：CN110534561A

公开(公告)日：2019-12-03

申请号：CN201910141074.X

申请日：2019-02-26

Applicant: 三星电子株式会社

Inventor： 吴仲健 ,  朴星一 ,  朴宰贤 ,  李炯锡 ,  朴恩实 ,  李允逸

IPC: H01L29/10 ,  H01L29/78

Abstract: 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。

公开(公告)号：CN110534561B

公开(公告)日：2024-07-19

申请号：CN201910141074.X

申请日：2019-02-26

Applicant: 三星电子株式会社

Inventor： 吴仲健 ,  朴星一 ,  朴宰贤 ,  李炯锡 ,  朴恩实 ,  李允逸

IPC: H01L29/10 ,  H01L29/78

Abstract: 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。

公开(公告)号：CN115863341A

公开(公告)日：2023-03-28

申请号：CN202211109284.9

申请日：2022-09-13

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  朴鍊皓 ,  朴恩实 ,  李晋硕 ,  林旺燮 ,  崔圭峯

IPC: H01L27/088 ,  H01L21/8234

Abstract: 公开了一种半导体装置。所述半导体装置包括：第一片图案和第二片图案，在基底的第一区域上彼此间隔开；第一栅电极，在第一片图案与第二片图案之间延伸；第三片图案和第四片图案，在基底的第二区域上彼此间隔开；以及第二栅电极，在第三片图案与第四片图案之间延伸。第一栅电极包括在第一片图案与第二片图案之间的第一逸出功控制膜和在第一逸出功控制膜上的第一填充导电膜。第二栅电极包括在第三片图案与第四片图案之间的第二逸出功控制膜和在第二逸出功控制膜上的第二填充导电膜。第三片图案与第四片图案之间的距离大于第一片图案与第二片图案之间的距离。

公开(公告)号：CN115692418A

公开(公告)日：2023-02-03

申请号：CN202210494880.7

申请日：2022-05-07

Applicant: 三星电子株式会社

Inventor： 崔圭峰 ,  朴錬皓 ,  朴俊模 ,  朴恩实 ,  李俊席 ,  李晋硕 ,  林旺燮

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供一种半导体器件。半导体器件包括：第一有源图案、第二有源图案和第三有源图案，位于衬底的逻辑单元区域上并且在第一方向上彼此间隔开；第一栅电极和第二栅电极，第一栅电极跨过第一有源图案，并且第二栅电极跨过第二有源图案；第一分离图案，设置在第一有源图案与第二有源图案之间；第二分离图案，设置在第二有源图案与第三有源图案之间；第一栅极绝缘层，介于第一栅电极与第一有源图案之间；以及第一栅极切割图案，介于第一栅电极与第二栅电极之间，并且与第一分离图案的顶表面接触。第一分离图案比第二分离图案宽，并且第一栅极绝缘层在第一栅电极与第一分离图案之间延伸，并且与第一分离图案的侧表面和顶表面接触。