公开(公告)号：CN115700910A

公开(公告)日：2023-02-07

申请号：CN202210777377.2

申请日：2022-07-01

Applicant: 三星电子株式会社

Inventor： 姜旼声 ,  文泂烈 ,  秦浚禑 ,  金甫贤 ,  赵星东 ,  赵原熙

IPC: H01L23/485 ,  H01L21/60

Abstract: 一种半导体器件包括衬底。导电层设置在衬底上并且沿第一方向延伸。绝缘层设置在导电层上并且通过通路孔暴露导电层的至少一部分。通路孔包括相对于导电层的顶面以第一坡度延伸的第一面。第二面相对于导电层的顶面以小于第一坡度的第二坡度延伸。再分布导电层包括设置在通路孔中的第一焊盘区域。线路区域至少部分地沿着第一面和第二面延伸。第一面直接接触导电层。第二面在垂直于衬底的顶面的第三方向上位于比第一面高的高度处。

公开(公告)号：CN118231376A

公开(公告)日：2024-06-21

申请号：CN202311215675.3

申请日：2023-09-20

Applicant: 三星电子株式会社

Inventor： 姜旼声 ,  赵原熙 ,  文泂烈 ,  赵星东

IPC: H01L23/528 ,  H10B12/00

Abstract: 一种半导体器件可以包括：半导体层，所述半导体层位于衬底上；第一绝缘层，所述第一绝缘层位于所述半导体层上；第一导电结构，所述第一导电结构被设置为在与所述衬底的底表面垂直的垂直方向上穿透所述第一绝缘层，并且连接到所述半导体层；第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述第一导电结构；第二导电结构，所述第二导电结构被设置为在所述垂直方向上穿透所述第二绝缘层，并且连接到所述第一导电结构；以及扩散阻挡层，所述扩散阻挡层覆盖所述第一绝缘层的顶表面并且延伸到所述第一导电结构的侧表面。所述第二导电结构的最下表面可以位于比所述第一绝缘层的顶表面高的高度。

公开(公告)号：CN113571492A

公开(公告)日：2021-10-29

申请号：CN202110408671.1

申请日：2021-04-15

Applicant: 三星电子株式会社

Inventor： 丁义潭 ,  文泂烈 ,  朴相俊 ,  李圭夏

IPC: H01L23/522 ,  H01L23/528 ,  H01L25/065

Abstract: 一种半导体器件，包括：第一结构，包括第一接合结构；以及第二结构，在所述第一结构上，并且包括连接到所述第一接合结构的第二接合结构。所述第一接合结构包括：第一绝缘层；第一接合绝缘层，在所述第一绝缘层上；第一接合焊盘，穿透所述第一绝缘层和所述第一接合绝缘层的至少一部分；以及第一金属图案，在所述第一绝缘层中并且与所述第一接合绝缘层接触，并且具有在比所述第一接合焊盘的上表面更低的高度处的上表面。所述第二接合结构包括：第二接合绝缘层，接合到所述第一接合绝缘层；第二绝缘层，在所述第二接合绝缘层上；以及第二接合焊盘，穿透所述第二接合绝缘层并且连接到所述第一接合焊盘。

公开(公告)号：CN115642146A

公开(公告)日：2023-01-24

申请号：CN202210839787.5

申请日：2022-07-18

Applicant: 三星电子株式会社

Inventor： 姜旼声 ,  文泂烈 ,  赵星东 ,  赵原熙

IPC: H01L23/538 ,  H01L29/06

Abstract: 一种半导体装置包括：包括第一区域和第二区域的半导体基板；在第一区域上以第一间隔彼此间隔开的第一金属线；在第二区域上以第二间隔彼此间隔开的第二金属线，第二间隔小于第一间隔；以及在半导体基板上并覆盖第一金属线和第二金属线的钝化层，钝化层包括侧壁部、上部和气隙，侧壁部覆盖第一金属线和第二金属线的侧壁，侧壁部包括多孔介电层，上部覆盖第一金属线和第二金属线的顶表面，气隙由第二金属线之间的侧壁部限定。

公开(公告)号：CN114121968A

公开(公告)日：2022-03-01

申请号：CN202110483367.3

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。

公开(公告)号：CN214505493U

公开(公告)日：2021-10-26

申请号：CN202120937988.X

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。因此，三维半导体存储器装置具有改善的可靠性和增大的集成密度。

公开(公告)号：CN215834519U

公开(公告)日：2022-02-15

申请号：CN202120776154.5

申请日：2021-04-15

Applicant: 三星电子株式会社

Inventor： 丁义潭 ,  文泂烈 ,  朴相俊 ,  李圭夏

IPC: H01L23/522 ,  H01L23/528 ,  H01L25/065

Abstract: 一种半导体器件，包括：第一结构，包括第一接合结构；以及第二结构，在所述第一结构上，并且包括连接到所述第一接合结构的第二接合结构。所述第一接合结构包括：第一绝缘层；第一接合绝缘层，在所述第一绝缘层上；第一接合焊盘，穿透所述第一绝缘层和所述第一接合绝缘层的至少一部分；以及第一金属图案，在所述第一绝缘层中并且与所述第一接合绝缘层接触，并且具有在比所述第一接合焊盘的上表面更低的高度处的上表面。所述第二接合结构包括：第二接合绝缘层，接合到所述第一接合绝缘层；第二绝缘层，在所述第二接合绝缘层上；以及第二接合焊盘，穿透所述第二接合绝缘层并且连接到所述第一接合焊盘。