公开(公告)号：CN1975932A

公开(公告)日：2007-06-06

申请号：CN200610101516.0

申请日：2006-07-12

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  田喜锡 ,  韩晶昱 ,  李昌勋 ,  徐辅永 ,  全昌愍 ,  洪恩美

IPC: G11C16/16

Abstract: 本发明公开了一种非易失半导体存储器，其包括半导体衬底上的第一导电类型的半导体阱区。该半导体阱区在其中具有第二导电类型的公共源极扩散区，该公共源极扩散区在半导体阱区内延伸且与半导体阱区形成P－N整流节。可字节擦除EERPOM存储器阵列提供在半导体阱区内。该可字节擦除EERPOM存储器阵列配置来支持第一和第二多个EEPROM存储器单元的独立擦除，第一和第二多个EEPROM存储器单元电连接到公共源极扩散区。

公开(公告)号：CN103198863B

公开(公告)日：2018-08-03

申请号：CN201310003599.X

申请日：2013-01-06

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  朴元虎 ,  金丙浩

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/0433

Abstract: 公开了种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程,则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。

公开(公告)号：CN116206658A

公开(公告)日：2023-06-02

申请号：CN202211402963.5

申请日：2022-11-10

Applicant: 三星电子株式会社

Inventor： 朴铉瀷 ,  李在训 ,  全昌愍 ,  李龙圭

IPC: G11C16/26 ,  G11C16/10 ,  G11C8/14 ,  G11C7/18 ,  G11C5/14

Abstract: 公开了非易失性存储器装置及其操作方法。所述非易失性存储器装置包括：存储器单元，存储第一数据和第二数据中的一个，并且包括第一子存储器单元和第二子存储器单元，第一子存储器单元连接到第一字线和第一位线，第二子存储器单元连接到第二字线和第二位线；源极线，由第一子存储器单元和第二子存储器单元共享；以及感测放大器，连接到第一位线和第二位线，感测放大器读取存储在存储器单元中的数据。感测放大器从第一位线接收第一电流，从第二位线接收第二电流，并且通过将第一电流的幅度和第二电流的幅度进行比较来读取存储在存储器单元中的数据。响应于存储器单元存储第一数据，第一子存储器单元被编程，并且第二子存储器单元被擦除。

公开(公告)号：CN115701636A

公开(公告)日：2023-02-10

申请号：CN202210831271.6

申请日：2022-07-14

Applicant: 三星电子株式会社

Inventor： 廉泾植 ,  全昌愍 ,  李龙圭

IPC: G11C11/40 ,  G11C7/12 ,  H10B43/40 ,  H10B43/50

Abstract: 提供了一种存储器装置。所述存储器装置包括：第一位线，被配置为：供应第一位线偏置电压；存储器单元晶体管，具有第一操作电压；选择晶体管，具有第二操作电压并且被配置为：控制向存储器单元晶体管的源极供应第一位线偏置电压；和第二位线，连接到存储器单元晶体管的漏极。第一操作电压的电平大约等于第二操作电压的电平。

公开(公告)号：CN104051001B

公开(公告)日：2018-06-22

申请号：CN201410092954.X

申请日：2014-03-13

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  徐辅永 ,  柳泰光

IPC: G11C8/10 ,  G11C7/12 ,  G11C8/08

CPC classification number: G11C16/24 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C16/08 ,  G11C16/26 ,  G11C2213/79 ,  G11C2213/82

Abstract: 源极线浮置电路包括多个浮置单元。所述浮置单元分别直接接收经解码的行地址信号或所述字线的电压作为浮置控制信号。响应于行地址信号选择性地激活经解码的行地址信号。所述浮置单元在读操作中响应于所述浮置控制信号控制源极线与源电压之间的电连接。还描述了相关的器件和方法。

公开(公告)号：CN104051001A

公开(公告)日：2014-09-17

申请号：CN201410092954.X

申请日：2014-03-13

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  徐辅永 ,  柳泰光

IPC: G11C8/10 ,  G11C7/12 ,  G11C8/08

CPC classification number: G11C16/24 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C16/08 ,  G11C16/26 ,  G11C2213/79 ,  G11C2213/82

Abstract: 源极线浮置电路包括多个浮置单元。所述浮置单元分别直接接收经解码的行地址信号或所述字线的电压作为浮置控制信号。响应于行地址信号选择性地激活经解码的行地址信号。所述浮置单元在读操作中响应于所述浮置控制信号控制源极线与源电压之间的电连接。还描述了相关的器件和方法。

公开(公告)号：CN103972237A

公开(公告)日：2014-08-06

申请号：CN201410041413.4

申请日：2014-01-28

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  朴元虎 ,  全昌愍 ,  赵容祥

IPC: H01L27/112 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L27/11521 ,  G11C16/0408 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种非易失性存储器件及其制造方法，该非易失性存储器件包括：衬底；在衬底中的沟槽；第一栅极图案，包括第一底部栅电极，该第一底部栅电极具有在沟槽中的第一部分和在第一部分上并且相对于衬底的上表面在向上方向上突出的第二部分。第二栅极图案包括第二栅电极，其在衬底上位于第一栅极图案的一侧并且与第一栅极图案绝缘。杂质区存在于衬底中位于第一栅极图案的与第二栅极图案相反的一侧，并且重叠沟槽的部分。

公开(公告)号：CN103198863A

公开(公告)日：2013-07-10

申请号：CN201310003599.X

申请日：2013-01-06

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  朴元虎 ,  金丙浩

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/0433

Abstract: 本发明公开了一种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程，则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。