公开(公告)号：US5355001A

公开(公告)日：1994-10-11

申请号：US915830

申请日：1992-07-28

申请人： Takeo Fujimoto ,  Yoshiyuki Itoh ,  Makoto Tomioka

发明人： Takeo Fujimoto ,  Yoshiyuki Itoh ,  Makoto Tomioka

IPC分类号： G06K7/12 ,  G06K19/06

CPC分类号： G06K7/12 ,  G06K19/06037 ,  G06K2019/06225

摘要： A method of recording a large quantity of data by one code mark. Four bit indicating fields (2a, 2b, 2c, 2d) for denoting a binary number of four bits are provided on the surface of a card (1). One numerical value is recorded by indicating predetermined bit parts of the four bit indicating fields (2a-2d) with the same color, and plural kinds of colors are mixedly given to the four bit indicating fields (2a-2d).

摘要翻译： PCT No.PCT / JP91 / 01632 Sec。 371日期：1992年7月28日 102（e）日期1992年7月28日PCT 1991年11月27日PCT PCT。 出版物WO92 / 09972 日期：1992年6月11日。一种通过一个代码标记记录大量数据的方法。 在卡（1）的表面上设置用于表示四位二进制数的四位指示字段（2a，2b，2c，2d）。 通过用相同颜色指示四位指示字段（2a-2d）的预定位部分来记录一个数值，并将多种颜色混合给四位指示字段（2a-2d）。

公开(公告)号：US07617371B2

公开(公告)日：2009-11-10

申请号：US11214002

申请日：2005-08-30

申请人： Takeo Fujimoto ,  Toshio Nakano

发明人： Takeo Fujimoto ,  Toshio Nakano

IPC分类号： G06F12/00 ,  G06F12/02 ,  G06F12/08

CPC分类号： G06F3/0608 ,  G06F3/0665 ,  G06F3/067

摘要： An object of the present invention is to provide a storage controller capable of facilitating extension of storage capacity while suppressing investment related to storage capacity.The present invention has achieved the storing of system configuration information including content of a definition, set externally, of a virtual volume with storage capacity that is larger than a real storage capacity composed of the storage capacity of a storage device unit, and content of a definition, set externally, of at least one of a real volume formed as a result of dividing the real storage capacity, and a pool area; and communicating the storage capacity of the virtual volume based on the stored system configuration information in response to a storage capacity confirmation request from the host system, and, based on the system configuration information, writing or reading relevant data to or from a relevant address position in the storage device unit in response to a data input/output request from the host system designating an address in the real volume, and writing or reading relevant data to or from the pool area in response to a data input/output request from the host system designating an address in the virtual volume other than the real volume.

摘要翻译： 本发明的目的是提供一种能够有助于扩大存储容量的存储控制器，同时抑制与存储容量有关的投资。 本发明实现了存储包括存储容量大于由存储装置单元的存储容量构成的真实存储容量的虚拟卷的外部定义的内容的系统配置信息，以及内容 定义，外部设置由实际存储容量划分的结果形成的真实卷中的至少一个和池区域; 以及响应于来自所述主机系统的存储容量确认请求，基于所存储的系统配置信息来传达所述虚拟卷的存储容量，并且基于所述系统配置信息，向或从相关地址位置写入或读取相关数据 响应于来自主机系统的指定实际卷中的地址的数据输入/输出请求，以及响应于来自主机的数据输入/输出请求向或从池区读取相关数据，在存储设备单元中 系统指定除真实卷之外的虚拟卷中的地址。

公开(公告)号：US06842835B1

公开(公告)日：2005-01-11

申请号：US10625732

申请日：2003-07-24

申请人： Takeo Fujimoto ,  Shigeru Kishiro

发明人： Takeo Fujimoto ,  Shigeru Kishiro

IPC分类号： G06F12/08 ,  G06F3/06 ,  G06F11/20 ,  G06F12/00 ,  G06F12/16 ,  G06F13/00 ,  G06F13/10 ,  G06F13/12

CPC分类号： G06F3/0611 ,  G06F3/0656 ,  G06F3/0659 ,  G06F3/067 ,  G06F11/2069 ,  G06F11/2071

摘要： A storage subsystem in which write data written in a first storage subsystem from a plurality of host computers is copied onto a second storage subsystem, thereby protecting the write data in a multiplex manner. Disclosed are a storage subsystem and its controlling method in which the first storage subsystem has a storage control unit which sets a first threshold for controlling for each of the host computers an occupancy ratio of the write data whose copy to the second storage subsystem is incomplete in a data buffer in the first storage subsystem, and has control logic for delaying the processing of a data write request from each of the host computers on the basis of the first threshold.

摘要翻译： 将从多个主计算机写入第一存储子系统的写入数据复制到第二存储子系统中的存储子系统，从而以多路复用方式保护写入数据。 公开了一种存储子系统及其控制方法，其中第一存储子系统具有存储控制单元，该存储控制单元设置用于控制每个主计算机的第一阈值与第二存储子系统的副本不完整的写入数据的占用率 第一存储子系统中的数据缓冲器，并且具有用于基于第一阈值延迟来自每个主计算机的数据写入请求的处理的控制逻辑。

公开(公告)号：US07925845B2

公开(公告)日：2011-04-12

申请号：US11968219

申请日：2008-01-02

申请人： Takeo Fujimoto ,  Yutaka Takata

发明人： Takeo Fujimoto ,  Yutaka Takata

IPC分类号： G06F12/00

CPC分类号： G06F3/0665 ,  G06F3/0608 ,  G06F3/061 ,  G06F3/0644 ,  G06F3/067

摘要： A storage apparatus that provides a dynamically extensible virtual volume for a host apparatus that accesses the virtual volume is characterized by including: a management unit setting part for setting a management unit, with which an area for storing data sent from the host apparatus is divided on a predetermined-area basis for management, for a pool area that provides a storage area to be assigned to the virtual volume; and a management unit resetting part for resetting the management unit set by the management unit setting part via analysis of the status of access from the host apparatus to the data at a predetermined time to make the management unit optimum for the status of access from the host apparatus to the data.

摘要翻译： 为访问虚拟卷的主机设备提供动态可扩展的虚拟卷的存储装置的特征在于包括：管理单元设置部分，用于设置管理单元，用于存储从主机设备发送的数据的区域划分在 用于为提供要分配给虚拟卷的存储区域的池区域进行管理的预定区域基础; 以及管理单元重置部件，用于通过分析从主机设备到数据的预定状态的访问来管理由管理单元设置部分设置的管理单元，以使管理单元对于来自主机的访问状态最佳 装置到数据。

公开(公告)号：US4115796A

公开(公告)日：1978-09-19

申请号：US784715

申请日：1977-04-05

申请人： Takeo Fujimoto ,  Yasuo Torimaru ,  Shin-ichi Ogawa ,  Shinya Yasue

发明人： Takeo Fujimoto ,  Yasuo Torimaru ,  Shin-ichi Ogawa ,  Shinya Yasue

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L27/04

CPC分类号： H01L27/088 ,  H01L27/0927

摘要： Formation of well-regions of a conductivity type opposite to that of a substrate is achieved in such a manner to determine a first threshold voltage level. Ion implantation is effected on desirably selected gates in the respective channels formed on the substrate and the well-regions. Two channels on the ion implanted substrate and on the well-region in which the ion implantation is not effected, are coupled to form a complementary-MOS transistor pair having a first threshold voltage level. The channels on the substrate in which the ion implantation is not effected and on the ion implanted well-region are coupled to form another complementary-MOS transistor pair having a second threshold voltage level.

摘要翻译： 以确定第一阈值电压电平的方式实现与基板的导电类型相反的导电类型的阱区的形成。 在形成在衬底和阱区上的相应沟道中的期望选择的栅极上实现离子注入。 离子注入基板上的两个通道和不影响离子注入的阱区被耦合以形成具有第一阈值电压电平的互补MOS晶体管对。 不影响离子注入的衬底上的通道和离子注入的阱区被耦合以形成具有第二阈值电压电平的另一个互补MOS晶体管对。

公开(公告)号：US5137205A

公开(公告)日：1992-08-11

申请号：US658436

申请日：1991-02-20

申请人： Akio Inohara ,  Yuji Ohno ,  Kiyoshi Sawae ,  Yoshiharu Kanatani ,  Hisashi Uede ,  Takeo Fujimoto

发明人： Akio Inohara ,  Yuji Ohno ,  Kiyoshi Sawae ,  Yoshiharu Kanatani ,  Hisashi Uede ,  Takeo Fujimoto

IPC分类号： G09G3/30 ,  H05K1/00 ,  H05K1/18

CPC分类号： H05K1/181 ,  G09G3/30 ,  H01L2224/48091 ,  H01L2224/48247 ,  H05K1/0289 ,  H05K2201/10545 ,  H05K2201/10689 ,  Y02P70/611

摘要： A wiring circuit substrate comprises first circuit element means one one side of the substrate connected to electrode lines of X-Y matrix electrodes, respectively, and second circuit element means in the symmetrical position of the first circuit element means on the other side of the substrate connected to the electrode lines of the X-Y matrix electrodes, respectively, wherein each of leads of the first and the second circuit element means is connected to the output and input lines of the X-Y matrix electrodes via through holes, respectively.The first circuit element comprises integrated transisitors for driving the X-Y matrix electrodes. The second circuit element comprises integrated diodes for protecting an overcurrent in the X-Y matrix electrodes.

摘要翻译： 布线电路基板包括分别与XY矩阵电极的电极线连接的基板的一侧的第一电路元件装置和位于基板的另一侧的第一电路元件装置的对称位置的第二电路元件装置， 分别为XY矩阵电极的电极线，其中第一和第二电路元件装置的每个引线分别通过通孔连接到XY矩阵电极的输出和输入线。 第一电路元件包括用于驱动X-Y矩阵电极的集成电路。 第二电路元件包括用于保护X-Y基体电极中的过电流的集成二极管。

公开(公告)号：US4766474A

公开(公告)日：1988-08-23

申请号：US267643

申请日：1981-05-27

申请人： Kiyotoshi Nakagawa ,  Katsumi Miyano ,  Takeo Fujimoto

发明人： Kiyotoshi Nakagawa ,  Katsumi Miyano ,  Takeo Fujimoto

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/40 ,  H01L29/41 ,  H01L29/417 ,  H01L29/78 ,  H01L29/52

CPC分类号： H01L29/404 ,  H01L29/1045 ,  H01L29/41725 ,  H01L29/41775 ,  H01L29/78 ,  H01L29/7835

摘要： A MOS transistor is featured by providing mult-layered covering elements for covering a channel region of the semiconductor device. Each of the covering elements is interposed by an insulating layer. Preferably, the covering layers comprise first and second covering layers neither of which are connected to either of the drain electrode, the source electrode, or the gate electrode. A field plate layer, as a third covering layer, is disposed over the first and second covering layers.

摘要翻译： MOS晶体管的特征在于提供用于覆盖半导体器件的沟道区域的多层覆盖元件。 每个覆盖元件由绝缘层插入。 优选地，覆盖层包括第一和第二覆盖层，它们都不连接到漏电极，源电极或栅电极中的任一个。 作为第三覆盖层的场板层设置在第一和第二覆盖层上。

公开(公告)号：US4347074A

公开(公告)日：1982-08-31

申请号：US207470

申请日：1980-11-17

申请人： Akio Inohara ,  Kiyoshi Sawae ,  Hisao Kawaguchi ,  Takeo Fujimoto

发明人： Akio Inohara ,  Kiyoshi Sawae ,  Hisao Kawaguchi ,  Takeo Fujimoto

IPC分类号： H01L21/50 ,  C03C27/04

CPC分类号： H01L21/50

摘要： A sealing technique is disclosed by which the firing voltage of atmospheric discharge is increased by a pressurizing procedure such that the internal pressure of a sealing chamber is held at room temperature above half (0.5) of the atmospheric pressure even after the completion of sealing. Preferably, the pressurizing procedure is accomplished by a partial modification in the existing sealing facilities (for example, belt furnaces and low temperature furnaces). In another aspect of the invention, the method for sealing a semiconductor device minimizes water in the chamber after sealing by suppressing water expelled from glass frit during sealing or allowing the glass frit to absorb the water expelled therefrom. In other words, sealing is performed first under nitrogen gas atmosphere and then under oxygen gas atmosphere.

摘要翻译： 公开了一种密封技术，其中通过加压程序增加大气排放的点火电压，使得即使在密封完成之后，密封室的内部压力也保持在大气压的一半以上（0.5）。 优选地，加压过程通过在现有密封设备（例如，带式炉和低温炉）中的部分改进来实现。 在本发明的另一方面，密封半导体装置的方法通过在密封期间抑制从玻璃料排出的水而使密封后的水中的水最小化，或允许玻璃料吸收从其排出的水。 换句话说，首先在氮气气氛下，然后在氧气气氛下进行密封。

公开(公告)号：US20140019678A1

公开(公告)日：2014-01-16

申请号：US13576227

申请日：2012-07-10

申请人： Kei Sato ,  Takeo Fujimoto

发明人： Kei Sato ,  Takeo Fujimoto

IPC分类号： G06F12/16 ,  G06F12/00

CPC分类号： G06F12/084 ,  G06F11/1666 ,  G06F12/0893

摘要： In a prior art disk subsystem formed by duplicating a shared memory (SM) in a DRAM (first area) and a SRAM (second area) having a higher speed than the DRAM, the data stored in the SRAM cannot be switched collectively while maintaining access to the SM, so that the access performance was deteriorated. According to the present invention, when there is a change in setting of data stored in a second area (SRAM), a data corresponding to the setting after the change is stored from a first area (DRAM) of a slave surface side SM to the second area (SRAM), and the setting of data of the second area (SRAM) is changed. After changing the setting, the slave surface side SM is changed to a master surface side SM.

摘要翻译： 在通过在DRAM（第一区域）中复制共享存储器（SM）和具有比DRAM更高的速度的SRAM（第二区域）形成的现有技术的磁盘子系统中，存储在SRAM中的数据不能被共同地切换，同时保持访问 到SM，使访问性能恶化。 根据本发明，当存储在第二区域（SRAM）中的数据的设置发生变化时，将与改变之后的设置相对应的数据从从表面侧SM的第一区域（DRAM）存储到 第二区域（SRAM），并且改变第二区域（SRAM）的数据设置。 在改变设置之后，从表面侧SM变为主表面侧SM。

公开(公告)号：US08527710B2

公开(公告)日：2013-09-03

申请号：US12310448

申请日：2009-02-17

申请人： Kei Sato ,  Takeo Fujimoto ,  Osamu Sakaguchi

发明人： Kei Sato ,  Takeo Fujimoto ,  Osamu Sakaguchi

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F12/0837

摘要： The storage controller of the present invention is able to reduce the amount of purge message communication and increase the processing performance of the storage controller. Each microprocessor creates and saves a purge message every time control information in the shared memory is updated. After a series of update processes are complete, the saved purge messages are transmitted to each microprocessor. To the control information, attribute corresponding to its characteristics is established, and cache control and purge control are executed depending on the attribute.

摘要翻译： 本发明的存储控制器能够减少清除消息通信的数量并增加存储控制器的处理性能。 每个微处理器每当更新共享存储器中的控制信息时创建并保存清除消息。 一系列更新过程完成后，将保存的清除消息传送到每个微处理器。 对控制信息，建立与其特性对应的属性，根据属性执行缓存控制和清除控制。