公开(公告)号：US07060560B2

公开(公告)日：2006-06-13

申请号：US10711511

申请日：2004-09-23

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/336

CPC分类号： H01L29/7887 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7923

摘要： A method of manufacturing a non-volatile memory cell includes forming a first dielectric layer on a substrate. A second dielectric layer having a trench is formed on the first dielectric layer. Thereafter, a pair of charge storage spacers is formed on sidewalls of the trench. A third dielectric layer is then formed over the substrate to cover the first dielectric layer, the charge storage spacers and second dielectric layer. A conductive structure is formed on the third dielectric layer over the charge storage spacers. Subsequently, portions of the third dielectric layer, the second dielectric layer and first dielectric layer not covered by the conductive structure are removed. Ultimately, source/drain regions are formed in the substrate at each side of the conductive structure.

摘要翻译： 制造非易失性存储单元的方法包括在基板上形成第一介电层。 具有沟槽的第二电介质层形成在第一电介质层上。 此后，在沟槽的侧壁上形成一对电荷存储间隔物。 然后在衬底上形成第三电介质层以覆盖第一电介质层，电荷存储间隔物和第二电介质层。 在电荷存储间隔物上的第三电介质层上形成导电结构。 随后，除去未被导电结构覆盖的第三电介质层，第二电介质层和第一电介质层的部分。 最终，在导电结构的每一侧的基板中形成源/漏区。

公开(公告)号：US20050227434A1

公开(公告)日：2005-10-13

申请号：US10710672

申请日：2004-07-28

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923

摘要： A method of manufacturing a non-volatile memory cell is described. The method includes forming a first dielectric layer on a substrate and then forming a patterned mask layer with a trench on the first dielectric layer. A pair of charge storage spacers is formed on the sidewalls of the trench. The patterned mask layer is removed and then a second dielectric is formed on the substrate covering the pair of charge storage spacers. A conductive layer is formed on the second dielectric layer and subsequently patterned to form a gate structure on the pair of charge storage spacers. Portions of the second and first dielectric layers outside the gate structure are removed and then a source/drain region is formed in the substrate on each side of the conductive gate structure.

摘要翻译： 描述了制造非易失性存储单元的方法。 该方法包括在衬底上形成第一电介质层，然后在第一介电层上形成具有沟槽的图案化掩模层。 在沟槽的侧壁上形成一对电荷存储间隔物。 去除图案化的掩模层，然后在覆盖一对电荷存储间隔物的基板上形成第二电介质。 导电层形成在第二介电层上，随后被图案化以在该对电荷存储间隔物上形成栅极结构。 去除栅极结构外部的第二和第一电介质层的部分，然后在导电栅极结构的每一侧上的衬底中形成源/漏区。

公开(公告)号：US20070148880A1

公开(公告)日：2007-06-28

申请号：US11681187

申请日：2007-03-02

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/336

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923

摘要： A method of manufacturing a silicon-oxide-nitride-oxide-silicon (SONOS) memory is provided herein. In the method, a bottom silicon oxide layer is formed over a substrate. A patterned mask layer having a trench therein is formed over the bottom silicon oxide layer. A charge-trapping layer is formed over the substrate covering the surface of the trench. The charge-trapping layer is etched back to form a pair of charge storage spacers on the sidewalls of the trench. After removing the mask layer, a top silicon oxide layer is formed over the substrate covering the charge storage spacers and the bottom silicon oxide layer. A gate corresponding to the pair of charge storage spacers is formed on the top silicon oxide layer. A source/drain region is formed in the substrate on each side of the gate.

摘要翻译： 本文提供了一种制造氧化硅 - 氮化物 - 氧化物硅（SONOS）存储器的方法。 在该方法中，在衬底上形成底部氧化硅层。 在底部氧化硅层上形成具有沟槽的图案化掩模层。 在覆盖沟槽表面的衬底上形成电荷捕获层。 电荷捕获层被回蚀刻以在沟槽的侧壁上形成一对电荷存储间隔物。 在去除掩模层之后，在覆盖电荷存储间隔物和底部氧化硅层的衬底上形成顶部氧化硅层。 在顶部氧化硅层上形成与该对电荷存储间隔物对应的栅极。 源极/漏极区域形成在栅极的每一侧上的衬底中。

公开(公告)号：US07514311B2

公开(公告)日：2009-04-07

申请号：US11681187

申请日：2007-03-02

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/8238

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923

摘要： A method of manufacturing a silicon-oxide-nitride-oxide-silicon (SONOS) memory is provided herein. In the method, a bottom silicon oxide layer is formed over a substrate. A patterned mask layer having a trench therein is formed over the bottom silicon oxide layer. A charge-trapping layer is formed over the substrate covering the surface of the trench. The charge-trapping layer is etched back to form a pair of charge storage spacers on the sidewalls of the trench. After removing the mask layer, a top silicon oxide layer is formed over the substrate covering the charge storage spacers and the bottom silicon oxide layer. A gate corresponding to the pair of charge storage spacers is formed on the top silicon oxide layer. A source/drain region is formed in the substrate on each side of the gate.

摘要翻译： 本文提供了一种制造氧化硅 - 氮化物 - 氧化物硅（SONOS）存储器的方法。 在该方法中，在衬底上形成底部氧化硅层。 在底部氧化硅层上形成具有沟槽的图案化掩模层。 在覆盖沟槽表面的衬底上形成电荷捕获层。 电荷捕获层被回蚀刻以在沟槽的侧壁上形成一对电荷存储间隔物。 在去除掩模层之后，在覆盖电荷存储间隔物和底部氧化硅层的衬底上形成顶部氧化硅层。 在顶部氧化硅层上形成与该对电荷存储间隔物对应的栅极。 源极/漏极区域形成在栅极的每一侧上的衬底中。

公开(公告)号：US07205189B2

公开(公告)日：2007-04-17

申请号：US10710672

申请日：2004-07-28

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/8238

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923

摘要： A method of manufacturing a non-volatile memory cell is described. The method includes forming a first dielectric layer on a substrate and then forming a patterned mask layer with a trench on the first dielectric layer. A pair of charge storage spacers is formed on the sidewalls of the trench. The patterned mask layer is removed and then a second dielectric is formed on the substrate covering the pair of charge storage spacers. A conductive layer is formed on the second dielectric layer and subsequently patterned to form a gate structure on the pair of charge storage spacers. Portions of the second and first dielectric layers outside the gate structure are removed and then a source/drain region is formed in the substrate on each side of the conductive gate structure.

摘要翻译： 描述了制造非易失性存储单元的方法。 该方法包括在衬底上形成第一电介质层，然后在第一介电层上形成具有沟槽的图案化掩模层。 在沟槽的侧壁上形成一对电荷存储间隔物。 去除图案化的掩模层，然后在覆盖一对电荷存储间隔物的基板上形成第二电介质。 导电层形成在第二介电层上，随后被图案化以在该对电荷存储间隔物上形成栅极结构。 去除栅极结构外部的第二和第一电介质层的部分，然后在导电栅极结构的每一侧上的衬底中形成源/漏区。

公开(公告)号：US20050233523A1

公开(公告)日：2005-10-20

申请号：US10711511

申请日：2004-09-23

申请人： Sheng Wu ,  Da Sung

发明人： Sheng Wu ,  Da Sung

IPC分类号： H01L21/336 ,  H01L21/8247 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L29/7887 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7923

摘要： A method of manufacturing a non-volatile memory cell includes forming a first dielectric layer on a substrate. A second dielectric layer having a trench is formed on the first dielectric layer. Thereafter, a pair of charge storage spacers is formed on sidewalls of the trench. A third dielectric layer is then formed over the substrate to cover the first dielectric layer, the charge storage spacers and second dielectric layer. A conductive structure is formed on the third dielectric layer over the charge storage spacers. Subsequently, portions of the third dielectric layer, the second dielectric layer and first dielectric layer not covered by the conductive structure are removed. Ultimately, source/drain regions are formed in the substrate at each side of the conductive structure.

摘要翻译： 制造非易失性存储单元的方法包括在基板上形成第一介电层。 具有沟槽的第二电介质层形成在第一电介质层上。 此后，在沟槽的侧壁上形成一对电荷存储间隔物。 然后在衬底上形成第三电介质层以覆盖第一电介质层，电荷存储间隔物和第二电介质层。 在电荷存储间隔物上的第三电介质层上形成导电结构。 随后，除去未被导电结构覆盖的第三电介质层，第二电介质层和第一电介质层的部分。 最终，在导电结构的每一侧的基板中形成源/漏区。

公开(公告)号：US09104352B2

公开(公告)日：2015-08-11

申请号：US13533695

申请日：2012-06-26

申请人： Alexander Will ,  Thomas Benjamin Sanjay Thomas ,  Delilah Gloria Slack-Smith ,  Cuong Hung Robert Cao ,  Sheng Wu

发明人： Alexander Will ,  Thomas Benjamin Sanjay Thomas ,  Delilah Gloria Slack-Smith ,  Cuong Hung Robert Cao ,  Sheng Wu

IPC分类号： G06K15/00 ,  G06F3/12 ,  G06T11/60 ,  G06F15/00

CPC分类号： G06K15/1849 ,  G06F3/1211 ,  G06F3/1245 ,  G06F3/1285 ,  G06T11/60

摘要： A method of rendering a graphical object (e.g., 801) on a page (800), is disclosed. A region of the page containing the graphical object (801) is marked as output incompatible based on the graphical object (801) being output incompatible. A bounding box comprising the marked region is determined. A proportion of a number of the regions marked as output incompatible are determined to a total number of regions in the bounding box. A further region within the bounding box is marked as output incompatible to increase the determined proportion above a threshold. The graphical object in the marked region and the further marked region is converted into an output compatible graphical object if the determined proportion is above the threshold. The output compatible graphical object is rendered.

摘要翻译： 公开了一种在页面（800）上呈现图形对象（例如，801）的方法。 基于输出不兼容的图形对象（801），包含图形对象（801）的页面的区域被标记为不兼容的输出。 确定包括标记区域的边界框。 标记为输出不兼容的区域的数量的一部分被确定为边界框中的区域的总数。 边界框内的另一个区域被标记为不兼容的输出，以将确定的比例增加到阈值以上。 如果确定的比例高于阈值，则标记区域中的图形对象和进一步标记的区域被转换为输出兼容图形对象。 输出兼容的图形对象被渲染。

公开(公告)号：US20070103883A1

公开(公告)日：2007-05-10

申请号：US11253646

申请日：2005-10-20

申请人： Sheng Wu ,  Noah Gottfried ,  James Burnell ,  Corey Dayton

发明人： Sheng Wu ,  Noah Gottfried ,  James Burnell ,  Corey Dayton

IPC分类号： H05K9/00

CPC分类号： H05K9/0066

摘要： EMI emissions generated by clock signals in a multi-slot electronic system are reduced by providing out-of-phase clock signals to alternate slots, which cause EMI emissions at typical testing distances and farther to be reduced. An electronic equipment comprises a plurality of slots, each slot operable to receive a clock signal and a plurality of phases of the clock signal, wherein a first phase of the clock signal is routed to a portion of the slots and a second phase of the clock signal is routed to a different portion of the slots. The second phase of the clock signal may be substantially 180° out-of-phase with the first phase of the clock signal.

摘要翻译： 通过向交替的时隙提供异相时钟信号来减少多时隙电子系统中的时钟信号产生的EMI辐射，从而在典型的测试距离上导致EMI发射，并进一步减少。 电子设备包括多个时隙，每个时隙可操作以接收时钟信号和时钟信号的多个相位，其中时钟信号的第一相位被路由到时隙的一部分和时钟的第二相位 信号被路由到时隙的不同部分。 时钟信号的第二相可以与时钟信号的第一相位基本上为180°异相。

公开(公告)号：US20060201027A1

公开(公告)日：2006-09-14

申请号：US11080614

申请日：2005-03-14

申请人： Sheng Wu

发明人： Sheng Wu

IPC分类号： A43B3/12

CPC分类号： A43B3/126

摘要： Provided is a sandal comprising a base comprising a forward through hole and two aligned through holes at either side, and a strap comprising a projecting enlargement at a forward end and a fork including two rear bifurcations each having two projecting enlargements at its both ends. The enlargements are fastened in the through holes. The sandal has increased structural strength.

摘要翻译： 本发明提供一种凉鞋，其包括基部，该基部包括前通孔和两侧的两个对准的通孔，以及包括在前端处的突出的扩大部分的条带和包括两个后分叉的叉，所述叉在其两端均具有两个突出的放大图。 放大部分固定在通孔中。 凉鞋增加了结构强度。

公开(公告)号：US09546118B2

公开(公告)日：2017-01-17

申请号：US14017783

申请日：2013-09-04

申请人： Changxi Miao ,  Wenhai Wu ,  Zhigui Fan ,  Tieqiang Zeng ,  Chunjing Ma ,  Sheng Wu

发明人： Changxi Miao ,  Wenhai Wu ,  Zhigui Fan ,  Tieqiang Zeng ,  Chunjing Ma ,  Sheng Wu

IPC分类号： B01J23/78 ,  B01J23/80 ,  B01J23/889 ,  C07C5/48 ,  B01J37/03 ,  B01J23/00 ,  B01J35/10

CPC分类号： C07C5/48 ,  B01J23/005 ,  B01J23/78 ,  B01J23/80 ,  B01J23/8892 ,  B01J35/1014 ,  B01J37/031 ,  B01J2523/00 ,  C07C2521/02 ,  C07C2523/02 ,  C07C2523/06 ,  C07C2523/72 ,  C07C2523/745 ,  C07C2523/75 ,  C07C2523/755 ,  C07C2523/80 ,  Y02P20/52 ,  C07C11/167 ,  B01J2523/22 ,  B01J2523/27 ,  B01J2523/31 ,  B01J2523/842 ,  B01J2523/17 ,  B01J2523/847 ,  B01J2523/25 ,  B01J2523/24 ,  B01J2523/845 ,  B01J2523/23 ,  B01J2523/21 ,  B01J2523/72

摘要： The present disclosure provides a catalyst for oxidative dehydrogenation of butene to butadiene, comprising at least one compound of formula ZnaAlbMcFeeOf.Z(α-Fe2O3), wherein M is at least one element chosen from Be, Mg, Ca, Sr, Mn, Ba, Cu, Co, and Ni, Z represents the percentage by weight of α-Fe2O3 in the catalyst and ranges from 10% to 70%. Also provided herein is a process of preparing said catalyst and the use of said catalyst in an oxidative dehydrogenation of butene to butadiene processes.

摘要翻译： 本公开内容提供了丁烯至丁二烯氧化脱氢的催化剂，其包含至少一种式ZnaAlbMcFeeOf.Z（α-Fe2O3）化合物，其中M为选自Be，Mg，Ca，Sr，Mn，Ba ，Cu，Co和Ni中，Z表示催化剂中α-Fe 2 O 3的重量百分比，为10〜70％。 本文还提供了制备所述催化剂的方法和所述催化剂在丁烯到丁二烯过程的氧化脱氢中的用途。