公开(公告)号：US07400312B2

公开(公告)日：2008-07-15

申请号：US10919868

申请日：2004-08-17

申请人： Chi-Mao Hung ,  Po-Cheng Shih

发明人： Chi-Mao Hung ,  Po-Cheng Shih

IPC分类号： G09G3/36

CPC分类号： G09G3/3655 ,  G09G2320/0247

摘要： A common voltage adjustment circuit. The common voltage adjustment circuit is applied in a liquid crystal display panel having a plurality of display units, coupled to a common electrode. The common voltage adjustment circuit has a first register, a second register, a first digital-to-analog converter, a second digital-to-analog converter, and a regulator. The common voltage adjustment circuit adjusts AC voltage and DC voltage of the common voltage and provides the adjusted common voltage to the common electrode.

摘要翻译： 一个公共电压调节电路。 公共电压调节电路被应用在具有耦合到公共电极的多个显示单元的液晶显示面板中。 公共电压调节电路具有第一寄存器，第二寄存器，第一数模转换器，第二数模转换器和调节器。 公共电压调节电路调节公共电压的交流电压和直流电压，并将调整的公共电压提供给公共电极。

公开(公告)号：US20050219185A1

公开(公告)日：2005-10-06

申请号：US10919868

申请日：2004-08-17

申请人： Chi-Mao Hung ,  Po-Cheng Shih

发明人： Chi-Mao Hung ,  Po-Cheng Shih

IPC分类号： G09G3/18 ,  G09G3/36

CPC分类号： G09G3/3655 ,  G09G2320/0247

摘要： A common voltage adjustment circuit. The common voltage adjustment circuit is applied in a liquid crystal display panel having a plurality of display units, coupled to a common electrode. The common voltage adjustment circuit has a first register, a second register, a first digital-to-analog converter, a second digital-to-analog converter, and a regulator. The common voltage adjustment circuit adjusts AC voltage and DC voltage of the common voltage and provides the adjusted common voltage to the common electrode.

摘要翻译： 一个公共电压调节电路。 公共电压调节电路被应用在具有耦合到公共电极的多个显示单元的液晶显示面板中。 公共电压调节电路具有第一寄存器，第二寄存器，第一数模转换器，第二数模转换器和调节器。 公共电压调节电路调节公共电压的交流电压和直流电压，并将调整的公共电压提供给公共电极。

公开(公告)号：US20060001820A1

公开(公告)日：2006-01-05

申请号：US10904379

申请日：2004-11-07

申请人： Yin-Tsung Cheng ,  Po-Cheng Shih ,  Hsin-Yuan Chuang ,  Han-Ping Kuo

发明人： Yin-Tsung Cheng ,  Po-Cheng Shih ,  Hsin-Yuan Chuang ,  Han-Ping Kuo

IPC分类号： G02F1/1345

CPC分类号： G02F1/13452 ,  H05K1/142 ,  H05K1/147

摘要： A liquid crystal module includes a plate, a plurality of driving circuits formed on the plate, at least an opening formed on the back of the plate, a connector positioned in the opening, and a plurality of flexible circuit boards used to connect the driving circuits and the connector.

摘要翻译： 液晶模块包括板，形成在板上的多个驱动电路，形成在板的背面上的至少一个开口，位于开口中的连接器，以及多个柔性电路板，用于连接驱动电路 和连接器。

公开(公告)号：US08470708B2

公开(公告)日：2013-06-25

申请号：US12712515

申请日：2010-02-25

申请人： Po-Cheng Shih ,  Kuan-Chen Wang ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Tai-Yen Peng ,  Wen-Kuo Hsieh ,  Chih-Hao Chen

发明人： Po-Cheng Shih ,  Kuan-Chen Wang ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Tai-Yen Peng ,  Wen-Kuo Hsieh ,  Chih-Hao Chen

IPC分类号： H01L21/44

CPC分类号： H01L21/31144 ,  H01L21/0332 ,  H01L21/76808 ,  H01L21/7681 ,  H01L21/76813

摘要： A method of lithography patterning includes forming a mask layer on a material layer and forming a capping layer on the mask layer. The capping layer is a boron-containing layer with a higher resistance to an etching reaction of patterning process of the material layer. By adapting the boron-containing layer as the capping layer, the thickness of the mask layer can be thus reduced. Hence, a better gap filling for forming an interconnect metallization in the material layer could be achieved as well.

摘要翻译： 光刻图案的方法包括在材料层上形成掩模层并在掩模层上形成覆盖层。 覆盖层是对材料层的图案化处理的蚀刻反应性更高的含硼层。 通过使含硼层适合作为覆盖层，可以减小掩模层的厚度。 因此，也可以实现用于在材料层中形成互连金属化的更好的间隙填充。

公开(公告)号：US20130052818A1

公开(公告)日：2013-02-28

申请号：US13220245

申请日：2011-08-29

申请人： Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin

发明人： Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin

IPC分类号： H01L21/768

CPC分类号： H01L21/76811 ,  H01L21/02167 ,  H01L21/02271 ,  H01L21/31144 ,  H01L21/76813

摘要： A method includes forming a hard mask over a low-k dielectric layer, and patterning the hard mask to form an opening. A stress tuning layer is formed over the low-k dielectric layer and in physical contact with the hard mask. The stress tuning layer has an inherent stress, wherein the inherent stress is a near-zero stress or a tensile stress. The low-k dielectric layer is etched to form a trench aligned to the opening, wherein the step of etching is performed using the hard mask as an etching mask.

摘要翻译： 一种方法包括在低k电介质层上形成硬掩模，并对硬掩模进行图案化以形成开口。 应力调整层形成在低k电介质层上并与硬掩模物理接触。 应力调整层具有固有应力，其中固有应力为近零应力或拉伸应力。 蚀刻低k电介质层以形成与开口对准的沟槽，其中使用硬掩模作为蚀刻掩模进行蚀刻步骤。

公开(公告)号：US08994178B2

公开(公告)日：2015-03-31

申请号：US13475581

申请日：2012-05-18

申请人： Po-Cheng Shih ,  Hui-Chun Yang ,  Chih-Hung Sun ,  Joung-Wei Liou

发明人： Po-Cheng Shih ,  Hui-Chun Yang ,  Chih-Hung Sun ,  Joung-Wei Liou

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/768 ,  H01L23/485 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L21/76826 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/00 ,  H01L2924/0002

摘要： A interconnect structure includes a first etch stop layer over a substrate, a dielectric layer over the first etch stop layer, a conductor in the dielectric layer, and a second etch stop layer over the dielectric layer. The dielectric layer contains carbon and has a top portion and a bottom portion. A difference of C content in the top portion and the bottom portion is less than 2 at %. An oxygen content in a surface of the conductor is less than about 1 at %.

摘要翻译： 互连结构包括在衬底上的第一蚀刻停止层，在第一蚀刻停止层上的电介质层，介电层中的导体以及介电层上的第二蚀刻停止层。 电介质层含有碳，并具有顶部和底部。 顶部和底部中C含量的差异小于2原子％。 导体表面的氧含量小于约1原子％。

公开(公告)号：US08853831B2

公开(公告)日：2014-10-07

申请号：US13460279

申请日：2012-04-30

申请人： Po-Cheng Shih ,  Yu-Yun Peng ,  Chia Cheng Chou ,  Joung-Wei Liou

发明人： Po-Cheng Shih ,  Yu-Yun Peng ,  Chia Cheng Chou ,  Joung-Wei Liou

IPC分类号： H01L23/58 ,  H01L23/52 ,  H01L21/768 ,  H01L21/02

CPC分类号： H01L21/76832 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02304 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76835 ,  H01L21/76846 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A interconnect structure includes a conductive layer formed in a dielectric layer. An adhesion layer is formed between the dielectric layer and a substrate. The adhesion layer has a carbon content ratio greater than a carbon content ratio of the dielectric layer.

摘要翻译： 互连结构包括形成在电介质层中的导电层。 在介电层和基板之间形成粘附层。 粘附层的碳含量比大于电介质层的碳含量比。

公开(公告)号：US20110223759A1

公开(公告)日：2011-09-15

申请号：US12724229

申请日：2010-03-15

申请人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L21/768

CPC分类号： H01L23/53295 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76835 ,  H01L23/53223 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： In the formation of an interconnect structure, a metal feature is formed in a dielectric layer. An etch stop layer (ESL) is formed over the metal feature and the dielectric layer using a precursor and a carbon-source gas including carbon as precursors. The carbon-source gas is free from carbon dioxide (CO2). The precursor is selected from the group consisting essentially of 1-methylsilane (1MS), 2-methylsilane (2MS), 3-methylsilane (3MS), 4-methylsilane (4MS), and combinations thereof.

摘要翻译： 在互连结构的形成中，在电介质层中形成金属特征。 使用前体和包含碳作为前体的碳源气体在金属特征和电介质层上形成蚀刻停止层（ESL）。 碳源气体不含二氧化碳（CO2）。 前体选自基本上由1-甲基硅烷（1MS），2-甲基硅烷（2MS），3-甲基硅烷（3MS），4-甲基硅烷（4MS）及其组合组成的组。

公开(公告)号：US09130017B2

公开(公告)日：2015-09-08

申请号：US13220245

申请日：2011-08-29

申请人： Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin

发明人： Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin

IPC分类号： H01L21/44 ,  H01L21/768 ,  H01L21/311 ,  H01L21/02

CPC分类号： H01L21/76811 ,  H01L21/02167 ,  H01L21/02271 ,  H01L21/31144 ,  H01L21/76813

摘要： A method includes forming a hard mask over a low-k dielectric layer, and patterning the hard mask to form an opening. A stress tuning layer is formed over the low-k dielectric layer and in physical contact with the hard mask. The stress tuning layer has an inherent stress, wherein the inherent stress is a near-zero stress or a tensile stress. The low-k dielectric layer is etched to form a trench aligned to the opening, wherein the step of etching is performed using the hard mask as an etching mask.

摘要翻译： 一种方法包括在低k电介质层上形成硬掩模，并对硬掩模进行图案化以形成开口。 应力调整层形成在低k电介质层上并与硬掩模物理接触。 应力调整层具有固有应力，其中固有应力为近零应力或拉伸应力。 蚀刻低k电介质层以形成与开口对准的沟槽，其中使用硬掩模作为蚀刻掩模进行蚀刻步骤。

公开(公告)号：US08993435B2

公开(公告)日：2015-03-31

申请号：US12724229

申请日：2010-03-15

申请人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L21/4763 ,  H01L23/532 ,  H01L21/02 ,  H01L21/768

CPC分类号： H01L23/53295 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76835 ,  H01L23/53223 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： In the formation of an interconnect structure, a metal feature is formed in a dielectric layer. An etch stop layer (ESL) is formed over the metal feature and the dielectric layer using a precursor and a carbon-source gas including carbon as precursors. The carbon-source gas is free from carbon dioxide (CO2). The precursor is selected from the group consisting essentially of 1-methylsilane (1MS), 2-methylsilane (2MS), 3-methylsilane (3MS), 4-methylsilane (4MS), and combinations thereof.

摘要翻译： 在互连结构的形成中，在电介质层中形成金属特征。 使用前体和包含碳作为前体的碳源气体在金属特征和电介质层上形成蚀刻停止层（ESL）。 碳源气体不含二氧化碳（CO2）。 前体选自基本上由1-甲基硅烷（1MS），2-甲基硅烷（2MS），3-甲基硅烷（3MS），4-甲基硅烷（4MS）及其组合组成的组。