知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.012 秒)

    Providing A Serial Download Path To Devices
    1.
    发明申请
    Providing A Serial Download Path To Devices 有权
    提供到设备的串行下载路径

    公开(公告)号：US20140063343A1

    公开(公告)日：2014-03-06

    申请号：US13605242

    申请日：2012-09-06

    申请人： David Le Goff ,  Pascal Blouin ,  Eric Mauger

    发明人： David Le Goff ,  Pascal Blouin ,  Eric Mauger

    IPC分类号： H04N5/06 ,  H04N7/26 ,  H04N5/44 ,  H04N5/50 ,  H04J3/06 ,  H04W56/00

    CPC分类号： G06F13/4022 ,  G06F1/10 ,  G06F13/364

    摘要： In one embodiment, an interface may include various mechanisms to handle incoming clock and data signals. More specifically, the interface includes a first multiplexer to receive a first data signal via a serial peripheral interface (SPI) bus coupled to a first pin and a second multiplexer to receive a first clock signal via the SPI bus coupled to a second pin of the first IC and a second clock signal via an inter-integrated circuit (I2C) bus coupled to a third pin. In addition, the interface may include a decoder to receive the second clock signal and a second data signal via the I2C bus coupled to a fourth pin.

    摘要翻译： 在一个实施例中，接口可以包括处理输入时钟和数据信号的各种机制。 更具体地，接口包括第一多路复用器，用于经由耦合到第一引脚和第二多路复用器的串行外围接口（SPI）总线接收第一数据信号，以经由耦合到第二引脚的第二引脚的SPI总线接收第一时钟信号 第一IC和第二时钟信号，经由耦合到第三引脚的集成电路（I2C）总线。 此外，接口可以包括经由耦合到第四引脚的I2C总线接收第二时钟信号的解码器和第二数据信号。

    Providing a serial download path to devices
    3.
    发明授权
    Providing a serial download path to devices 有权
    为设备提供串行下载路径

    公开(公告)号：US08959274B2

    公开(公告)日：2015-02-17

    申请号：US13605242

    申请日：2012-09-06

    申请人： David Le Goff ,  Pascal Blouin ,  Eric Mauger

    发明人： David Le Goff ,  Pascal Blouin ,  Eric Mauger

    IPC分类号： G06F13/00 ,  G06F13/40 ,  G06F13/364

    CPC分类号： G06F13/4022 ,  G06F1/10 ,  G06F13/364

    摘要： In one embodiment, an interface may include various mechanisms to handle incoming clock and data signals. More specifically, the interface includes a first multiplexer to receive a first data signal via a serial peripheral interface (SPI) bus coupled to a first pin and a second multiplexer to receive a first clock signal via the SPI bus coupled to a second pin of the first IC and a second clock signal via an inter-integrated circuit (I2C) bus coupled to a third pin. In addition, the interface may include a decoder to receive the second clock signal and a second data signal via the I2C bus coupled to a fourth pin.

    摘要翻译： 在一个实施例中，接口可以包括处理输入时钟和数据信号的各种机制。 更具体地，接口包括第一多路复用器，用于经由耦合到第一引脚和第二多路复用器的串行外围接口（SPI）总线接收第一数据信号，以经由耦合到第二引脚的第二引脚的SPI总线接收第一时钟信号 第一IC和第二时钟信号，经由耦合到第三引脚的集成电路（I2C）总线。 此外，接口可以包括经由耦合到第四引脚的I2C总线接收第二时钟信号的解码器和第二数据信号。

    Method and apparatus for slaving the frequency and phase of an oscillator to a reference signal
    6.
    发明授权
    Method and apparatus for slaving the frequency and phase of an oscillator to a reference signal 失效
    用于将振荡器的频率和相位拖放到参考信号的方法和装置

    公开(公告)号：US5373258A

    公开(公告)日：1994-12-13

    申请号：US75821

    申请日：1993-06-11

    申请人： Guy Gerot ,  Pascal Blouin

    发明人： Guy Gerot ,  Pascal Blouin

    IPC分类号： H03B5/32 ,  H03L7/06 ,  H03L7/091 ,  H03L7/085

    CPC分类号： H03L7/091

    摘要： In the slaving process, a reference signal is sampled by a clock signal of an oscillator and then digitized. The value representative of a phase error is then deduced from the sampled and digitized signal. A correction value is then deduced from this phase error to correct a digital value representing the oscillator control voltage. The device of the invention allows this process to be implemented. The invention also relates to a voltage-controlled crystal oscillator incorporating such a device.

    摘要翻译： 在从动处理中，通过振荡器的时钟信号对参考信号进行采样，然后数字化。 然后从采样和数字化信号中推导出代表相位误差的值。 然后从该相位误差推导出校正值，以校正表示振荡器控制电压的数字值。 本发明的装置允许实现该过程。 本发明还涉及一种包含这种装置的压控晶体振荡器。